SEMICONDUCTOR STORAGE DEVICE

Patent number:

JP2001357670

Publication date:

2001-12-26

Inventor:

ARIMOTO KAZUTAMI; SHIMANO HIROKI

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

G11C11/403; G11C11/406

- european:

Application number:

JP20000279456 20000914

Priority number(s):


Also published as:



US6744684 (B2) US2002159318 (A1)

Abstract of JP2001357670

PROBLEM TO BE SOLVED: To provide a system LSI which realizes access similar to SRAM and incorporates a DRAM core without the need of giving a refresh control signal. SOLUTION: A self-refresh timer is always set in an operation state and a refresh request signal FAY is periodically activated. A row selection system circuit/command generation system circuit 16 controls a row system control signal so that a refresh operation is performed after reading/writing operations terminate when the refresh request signal FAY is competed with a reading command or writing command. A sub-memory array SMA is thinned much more compared with a conventional case and a refresh cycle terminates in a short time. Thus, the DRAM core in which reading and refresh can be terminated within reading cycle time and which can be used with simple control similar to SRAM is realized.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-357670 (P2001 - 357670A)

(43)公開日 平成13年12月26日(2001.12.26)

(51) Int.Cl. ⁷						
-	•	1	1	\sim	11	

觀別記号

FΙ

テーマコート*(参考)

311C 11/403 11/406 G11C 11/34

363M 5B024

363F 363K 371J

審査請求 未請求 請求項の数17 〇L (全 29 頁)

(21)出願番号

特願2000-279456(P2000-279456)

(22)出願日

平成12年9月14日(2000.9.14)

(31) 優先権主張番号 特願2000-113097 (P2000-113097)

(32)優先日

平成12年4月14日(2000.4.14)

(33)優先権主張国

日本 (JP)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 有本 和民

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 島野 裕樹

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外4名)


最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 リフレッシュ制御信号を与える必要がなく、 SRAMと同様なアクセスが可能な、DRAMコアを内 蔵するシステムLSIを提供する。

【解決手段】 セルフリフレッシュタイマは常に動作状 態とされリフレッシュ要求信号FAYを定期的に活性化 する。行選択系回路/コマンド発生系回路16は、リフ レッシュ要求信号FAYと外部からのリードコマンドま たはライトコマンドとが競合したときには、たとえばリ ードやライト動作が終了してからリフレッシュ動作が行 なわれるようにロウ系制御信号を制御する。サブメモリ アレイSMAは従来と比べて細分化され、リフレッシュ サイクルは短時間で終了するので、リードサイクル時間 内でリードとリフレッシュとを終了させることができ、 SRAMと同様な簡単な制御で使用できるDRAMコア を実現することができる。



【特許請求の範囲】

【請求項1】 行および列状に配置される複数のメモリ セルを含むメモリアレイと、

1

前記複数のメモリセルが保持するデータをリフレッシュ するために必要な時間間隔で、リフレッシュ要求信号を 出力するリフレッシュタイマ回路と、

アクセスコマンドに応じて内部コマンド信号を発生する コマンド発生回路と、

前記内部コマンド信号および前記リフレッシュ要求信号 に応じて前記メモリアレイの行選択に関連する動作を行 10 m なう行選択制御回路とを備え、

前記行選択制御回路は、

前記内部コマンド信号に応じて活性化し、前記メモリア レイの行選択動作のタイミング信号を出力するタイミン グ制御回路と、

前記リフレッシュ要求信号を受けて保持し、前記タイミ ング制御回路が非活性状態になったときに内部リフレッ シュコマンド信号を出力するリフレッシュ制御回路と、 前記内部リフレッシュコマンド信号に応じて活性化し、 前記タイミング制御回路に代わって前記タイミング信号 20 を出力するリフレッシュタイミング制御回路とを含み、 前記タイミング信号に応じて前記メモリアレイの行選択 を行なう行選択回路をさらに備える、半導体記憶装置。

【請求項2】 前記アクセスコマンドは、

読出コマンドを含み、

前記半導体記憶装置が前記アクセスコマンドを受けてか ち次のアクセスコマンドを受けることができるまでの基 本サイクル時間は、前記内部コマンド信号が出力されて から前記メモリアレイよりデータの読出が完了するまで の通常読出サイクル時間と、前記内部リフレッシュコマ 30 ンド信号が出力されてから前記メモリアレイの前記内部 リフレッシュコマンド信号に対応する部分のリフレッシ ュが完了するまでのリフレッシュサイクル時間との合計 時間以上である、請求項1 に記載の半導体記憶装置。

【請求項3】 前記リフレッシュ制御回路は、

前記リフレッシュ要求信号を受けて保持するラッチ回路 Ł.

前記ラッチ回路の出力が前記リフレッシュ要求信号が入 力されたことを示し、かつ、前記タイミング制御回路が 非活性化されている場合に前記内部コマンド信号の基と なるパルスを出力するパルス発生回路とを有する、請求 項2に記載の半導体記憶装置。

【請求項4】 前記コマンド発生回路は、前記アクセス コマンドを保持し、前記リフレッシュタイミング制御回 路が活性化されている場合には、前記リフレッシュタイ ミング制御回路が非活性化されるまで待ってから前記内 部コマンド信号を出力する、請求項2 に記載の半導体記 憶装置。

【請求項5】 前記コマンド発生回路は、

前記アクセスコマンドを受けて保持するラッチ回路と、

前記ラッチ回路の出力が前記アクセスコマンドが入力さ れたことを示し、かつ、前記リフレッシュタイミング制 御回路が非活性化されている場合に前記内部コマンド信 号の基となるパルスを出力するパルス発生回路とを有す る、請求項4に記載の半導体記憶装置。

【請求項6】 前記コマンド発生回路は、

前記アクセスコマンドに応じてコマンド発生基準信号を 出力する内部コマンド発生回路と、

前記コマンド発生基準信号を少なくとも前記リフレッシ ュサイクル時間以上遅延させて前記内部コマンド信号を 出力する遅延回路とを含み、

前記リフレッシュ制御回路は、前記リフレッシュ要求信 号を受けて保持し、前記タイミング制御回路が非活性状 態になったときに前記内部リフレッシュコマンド信号を 出力する、請求項2に記載の半導体記憶装置。

【請求項7】 前記リフレッシュ制御回路は、

前記リフレッシュ要求信号を保持するラッチ回路と、

前記ラッチ回路の出力が前記リフレッシュ要求信号が入 力されたことを示し、かつ、前記タイミング制御回路が 非活性状態になったときに前記内部リフレッシュコマン ド信号の基となるパルスを出力するパルス発生回路とを 有する、請求項6に記載の半導体記憶装置。

【請求項8】 前記メモリアレイからの出力を受けて読 出データとして保持し出力イネーブル信号を受けて前記 読出データを出力するデータ入出力制御回路をさらに備 える、請求項2に記載の半導体記憶装置。

【請求項9】 前記行選択制御回路は、

与えられる行アドレスを保持して通常行アドレスを出力 するアドレスラッチ回路と、

リフレッシュする行に対応するリフレッシュ行アドレス を順次更新して出力するリフレッシュカウンタ回路と、 前記通常行アドレスと前記リフレッシュ行アドレスとを 受けて、前記内部リフレッシュコマンド信号に応じてい ずれか一方を前記メモリアレイの行選択を行なうアドレ スとして出力する選択回路とをさらに含む、請求項2に 記載の半導体記憶装置。

【請求項10】 前記メモリアレイは、

独立して行選択動作が可能な複数のバンクを含み、

前記リフレッシュ制御回路は、前記通常行アドレスが示 すバンクと前記リフレッシュ行アドレスが示すバンクと 40 が一致する場合には、前記タイミング制御回路が非活性 となってから前記内部リフレッシュコマンド信号を出力 する、請求項9に記載の半導体記憶装置。

【請求項11】 前記アドレスラッチ回路は、前記与え られる行アドレスをクロック信号に同期して取込む、請 求項9に記載の半導体記憶装置。

【請求項12】 前記アクセスコマンドをクロック信号 に同期して取込み、前記コマンド発生回路に与えるラッ チ回路をさらに備える、請求項2に記載の半導体記憶装 50 置。

3

【請求項13】 行および列状に配置される複数のメモリセルを含むメモリアレイと、

前記メモリアレイに対するアクセスコマンドが与えられたことを示すコマンド検出信号と前記アクセスコマンド は対応する内部コマンド信号とを出力するコマンド検出 回路と

前記内部コマンド信号に応じて前記メモリアレイの行選 択に関連する動作を行なう行選択制御回路とを備え、 前記行選択制御回路は、

与えられる行アドレスを前記コマンド検出信号に応じて 10 取込み内部行アドレスとして保持する保持回路と、

前記行アドレス信号の変化を検出すると第1の所定時間 経過後に前記行アドレスと前記内部行アドレスとを比較 して前記内部行アドレスを前記メモリアレイの行選択に 使用するか否かを判断する比較回路とを含む、半導体記 憶装置。

【請求項14】 前記比較回路は、

前記行アドレスの変化を検出するアドレス変化検出回路 と

前記アドレス変化検出回路の出力を前記第1の所定時間 20 だけ遅延させる遅延回路と、

前記遅延回路の出力に応じて、前記行アドレスと前記内 部行アドレスとを比較するアドレス比較部とを含む、請 求項13に記載の半導体記憶装置。

【請求項15】 前記アドレス比較部は、アドレス比較結果が不一致の場合には、前記保持回路に再度前記行アドレスの取込みを指示する、請求項14に記載の半導体記憶装置。

【請求項16】 前記比較回路は、前記行アドレスと前記内部行アドレスとが一致しない時は、前記保持回路に 30 再度前記行アドレスの取込みを指示し、

前記行選択制御回路は、

前記コマンド検出信号に応じて第2の所定時間経過後 に、前記保持回路に対し前記内部行アドレスの更新を禁 止する遅延回路をさらに含む、請求項13に記載の半導 体記憶装置。

【請求項17】 前記第2の所定時間は、前記半導体記憶装置が前記アクセスコマンドを受けてから次のアクセスコマンドを受けるととができるまでの基本サイクル時間の半分である、請求項16に記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、半導体記憶装置 に関し、より特定的にはリフレッシュの制御が簡易化されたダイナミックランダムアクセスメモリ(DRAM) に関する。

[0002]

【従来の技術】近年、プロセッサまたはASIC(特定 用途向けIC)などのロジックと大記憶容量のダイナミ ックランダムアクセスメモリ(DRAM)とを同一半導 50

体チップ(半導体基板)上に集積化したロジック内蔵DRAMなどのシステムLSIが使用されるようになってきている。

【0003】とのような、システムLSIにおいては、128ビットから512ビットの多ビットの内部データバスでロジックとDRAMとを相互接続することにより、端子数の少ない汎用DRAMとロジックLSIとをプリント基板上で接続して用いる場合に比べて1ないし2桁以上の高速のデータ転送を実現することができる。【0004】また、ロジックに対し汎用DRAMを外付けする方式に比べて、ロジックの外部ビン端子数を低減することができる。

【0005】さらに、システムLSI内部では、DRA Mブロックとロジックとは内部配線で接続される。この内部配線の長さは、プリント基板上の配線に比べて十分短く、寄生インピーダンスも小さいため、データバスの充放電電流を大幅に低減でき、かつ、高速で信号の転送を行なうことができる。

[0006] これらの理由により、DRAM混載のシステムLSIは、3次元グラフィック処理、画像・音声処理などの大量のデータを取扱う処理を行なう情報機器においてその性能を向上させる上で大きく寄与している。 [0007] 図34は、従来のシステムLSIに内蔵されるDRAMの回路ブロックの構成を概略的に示す図である。

【0008】図34を参照して、DRAM回路ブロックは、複数のメモリアレイMA0~MAnと、メモリアレイMA0~MAnと、メモリアレイMA0~MAnの間に配設されるセンスアンブ帯SB1~SBnと、メモリアレイMA0およびMAnの外側に配置されるセンスアンブ帯SB0およびSBn+1を含む。メモリアレイMA0~MAnの各々は、サブワードドライバ帯SWDBにより複数のメモリサブアレイMSAに分割される。

【0009】メモリアレイMA0~MAnの各々において、サブワードドライバ帯SWDBにより分割されるメモリサブアレイMSAに共通にメインワード線MWLが配設される。メインワード線MWLは、対応のメモリアレイの各メモリサブアレイMSAの所定数のサブワード線に対応してそれぞれ配置される。メインワード線MWLおよびセンスアンブ帯上に配置される所定数のサブデコード線SDLが、サブワードドライバ帯SWDB内のサブワードドライバに入力されて、一本のサブワード線が選択される。

【0010】センスアンプ帯SB1~SBnの各々は、 隣接メモリアレイにより共有される。メモリアレイMA 0~MAnに対応してメインワード線およびサブデコー ド線をロウアドレス信号に従って選択するロウデコーダ が配置され、またロウデコーダと整列してコラムアドレ ス信号に従ってメモリアレイから列を選択するための列 選択信号を列選択線CSL上に伝達するコラムデコーダ が配置される。

【0011】列選択線CSLはセンスアンプ帯に配設さ れ、選択時に所定数のセンスアンプ回路を内部データ線 対GIOPの群に接続する。内部データ線対GIOP は、所定数がメモリアレイMAOないしMAnをわたっ て延在して配設され、ローカルデータ線を介して選択さ れたセンスアンプ回路と結合される。

【0012】内部データ線対GIOPは、128ビット から512ビット設けられ、プリアンプおよびライトド ライバを含むデータバス帯DPBに結合される。このデ 10 ータバス帯DPBにおいては、内部データ線対GIOP それぞれに対応してプリアンプおよびライトドライバが 配置される。内部データ線対GIOPは、書込データお よび読出データ両者を伝達する伝達線対であってもよ く、また読出データを伝達するバス線対および書込デー タを伝達する書込データ線対が別々に内部データバス線 対として設けられてもよい。

【0013】DRAM回路ブロックは、さらに、ロジッ クから与えられるたとえば13ビットの外部アドレスA $0 \sim A \cdot 1 \cdot 2$ を受けるロウアドレス入力回路/リフレッシ 20 ュカウンタRAFKおよびコラムアドレス入力回路CA Kと、ロジックから与えられる外部制御信号CLK, C KE, /CS, /RAS, /CAS, /WE, DMを受 け、各種動作を指定する内部制御信号を生成するコマン ドデコーダ/制御回路CDCと、データバス帯DPBと ロジックとの間でデータの転送を行なうためのデータ入 出力制御回路DIOKを含む。

【0014】コマンドデコーダ/制御回路CDCは、ク ロック信号CLK、クロックイネーブル信号CKE、ロ ウアドレスストローブ信号/RAS、コラムアドレスス トローブ信号/CAS、ライトイネーブル信号/WEお よびデータマスク信号DMを受け、これらの制御信号の 立上がりエッジにおける論理状態に応じて指定された動 作モードを判別する。との場合、これらの複数の制御信 号CKE、/RAS、/CAS、/WEのクロック信号 CLKの立上がりエッジにおける論理状態の組合せによ り、「コマンド」が指定される。

【0015】データマスク信号DMは、データ入出力制 御回路DIOKに与えられるデータに対し、バイト単位 で書込のマスクを指示する。コマンドデコーダ/制御回 40 路CDCは、ロジックから与えられるコマンドをデコー ドし、とのコマンドにより指定される動作モードを指示 する動作モード指示信号を生成し、指定された動作モー ドを行なうための各種内部制御信号を生成する。

【0016】コマンドには、行を選択状態に設定するた めのロウアクティブコマンド、データ読出を指示するリ ードコマンド、データ書込を指示するライトコマンド、 選択行を非選択状態へおくためのプリチャージコマン ド、リフレッシュ動作を行なうためのオートリフレッシ ュコマンド、セルフリフレッシュを行なうためのセルフ 50 アドレスビットの取込およびラッチを行なう。

リフレッシュコマンドなどが含まれる。

【0017】ロウアドレス入力回路/リフレッシュカウ ンタRAFKは、ロウアクティブコマンドが与えられる と、コマンドデコーダ/制御回路CDCの制御の下に、 外部アドレスピットA0~A12、ロウアドレスとして 取込み、内部ロウアドレス信号を生成する。

【0018】とのロウアドレス入力回路/リフレッシュ カウンタRAFKは、与えられたアドレスピットをバッ ファ処理するアドレスバッファと、バッファ回路の出力 信号をラッチするアドレスラッチを含む。

【0019】ロウアドレス入力回路/リフレッシュカウ ンタRAFKに含まれるリフレッシュカウンタは、オー トリフレッシュコマンドまたはセルフリフレッシュコマ ンドが与えられたとき、リフレッシュ行を指定するリフ レッシュアドレスを生成する。リフレッシュ動作完了 後、とのリフレッシュカウンタのカウント値が増加また は減少される。

【0020】コラムアドレス入力回路CAKは、リード コマンドまたはライトコマンドが与えられると、コマン ドデコーダ/制御回路CDCの制御の下に、たとえば外 部アドレスビットのうちアドレスビットA0~A4の下 位の部分を取込み、内部コラムアドレス信号を生成す る。とのコラムアドレス入力回路CAKも、アドレスバ ッファおよびアドレスラッチを含む。

【0021】ロウアドレス入力回路/リフレッシュカウ ンタRAFKからの内部ロウアドレス信号はロウプリデ コーダRPDへ与えられ、コラムアドレス入力回路CA Kからの内部コラムアドレス信号は、コラムプリデコー ダCPDへ与えられる。

【0022】ロウプリデコーダRPDは、与えられた内 部ロウアドレス信号をプリデコードして、プリデコード 信号をロウノコラムデコーダ帯RCDBに含まれるロウ デコーダへ与える。コラムプリデコーダCPDは、コラ ムアドレス入力回路CAKからの内部コラムアドレス信 号をプリデコードし、プリデコード信号をロウ/コラム デコーダ帯RCDBに含まれるコラムデコーダへ与え る。

【0023】コマンドデコーダ/制御回路CDCは、リ ードコマンドまたはライトコマンドを受けると、データ 入出力制御回路DIOKおよびデータバス帯DPBに含 まれるプリアンプおよびライトドライバの動作の制御を 行なうための内部制御信号を生成する。クロック信号C LKは、このDRAM回路ブロックの内部動作タイミン グを決定する基準信号として利用される。

【0024】データ入出力制御回路DIOKは、クロッ ク信号CLKに同期してデータの入出力を行ない、また ロウアドレス入力回路/リフレッシュカウンタRAFK のロウアドレス入力回路およびコラムアドレス入力回路 CAKは、クロック信号CLKに同期して、与えられた 【0025】DRAM回路ブロックは、さらに、内部電圧VPP、VCCS、VCCP、VBLおよびVCPを発生する内部電圧発生回路と、セルフリフレッシュモードが指定されたときすなわちコマンドデコーダ/制御回路CDCから与えられるコマンドCOMがセルフリフレッシュコマンドであったときに所定の間隔で、リフレッシュ要求信号FAYを活性化するセルフリフレッシュタイマを含むブロックPHKを含む。

【0026】内部電圧VPPは、選択サブワード線SW L上に伝達される電圧であり、通常、動作電源電圧より も高い電圧レベルである。電圧VCCSは、センスアン プ帯SB0~SBn+1に含まれるセンスアンプ回路の 動作電源電圧であり、図示しない内部降圧回路により生 成される。電圧VCCPは、周辺電源電圧であり、ロウ /コラムデコーダ帯RCDBに含まれるロウデコーダお よびコラムデコーダ、データバス帯DPBに含まれるブ リアンプおよびライトドライバなどの周辺回路へ与えら れる動作電源電圧であり、図示していない内部降圧回路 により生成される。電圧VBLは、ビット線プリチャー ジ電圧である。電圧VCPは、メモリセルのセルプレー 20 トヘ与えられるセルプレート電圧であり、メモリセルデ ータのHレベルの電圧およびLレベルの電圧の中間レベ ルである。これらの電圧VBLおよびVCPは、通常 は、アレイ電源電圧(センス電源電圧)VCCSの1/ 2の中間電圧である。

【0027】ブロックPHKのセルフリフレッシュタイマは、セルフリフレッシュモードに入ると活性化され、最大リフレッシュ時間 t R E F m a x で、メモリアレイMA0~MAnのすべての行のリフレッシュが1回完了するように、所定の間隔で、リフレッシュ要求信号FA 30 Yを発行する。

【0028】 このようなセルフリフレッシュモードは、通常、スリープモード時、すなわちシステムLSIが長期にわたってスタンバイ状態にあるときに設定される。メモリセル内のキャパシタに蓄積された電荷は、種々のリーク電流、メモリセルトランジスタのチャネルリーク電流、メモリセルトランジスタのチャネルリーク電流、キャパシタ絶縁膜のリーク電流などによって失われる。特に、H(ハイ)データを書込んだ場合、メモリセルからのビット線への読出動作を行なった際に得られ40るビット線対間の電位差がセンスアンプのセンス感度以下まで低下するまでにリフレッシュを行なう必要がある。したがって、チップ全体のデータ保持時間は、チップ内で一番短いデータ保持時間を持つメモリセルによって先に説明したtREFmaxが定められている。

【0029】メモリアレイMA0〜MAnのすべての行をリフレッシュするのに必要なリフレッシュ回数をNrefとすると、リフレッシュ要求信号FAYは、tREFmax/Nrefの周期で発行される。たとえば、Nref=4096の4Kリフレッシュモードにおいて

は、最大リフレッシュ時間 t R E F m a x が 6 4 m s で あれば、リフレッシュ要求信号F A Y は、 1 6 μ s ごと

に発行される。

【0030】 【発明が解決しようとする課題】一方、携帯情報端末等においては、外部クロックの供給の必要のない非同期の汎用スタティックランダムアクセスメモリ(SRAM)を使用するシステム構成が広く採用されている。高速データ処理に必要なメモリはプロセッサに内蔵されているキャッシュメモリが受け持つため、外付けのデータ保持用SRAMには高速アクセスの機能は要求されない。

【0031】したがって、小型化の要求が厳しい携帯情報端末等においては、システム構成を簡単にするために、リフレッシュ周期ごとのリフレッシュ動作やさらにはリフレッシュ中のメモリへのアクセスをリフレッシュサイクルが終了するまで待つ制御といったようなリフレッシュにかかわる複雑なメモリコントロールが不要な汎用SRAMが使用されている。

[0032] しかしながら、携帯情報端末も、近年では 画像をも取扱うように機能が大幅に向上してきており、 大容量のメモリ機能が必要になってきている。この場 合、メモリセルサイズがDRAMのメモリセルに比べて 10倍近くもあるSRAMでは、大容量メモリになると チップの価格が大幅に上昇し携帯情報端末のコストが上 昇してしまう。したがってSRAMの代替メモリとして DRAMへの期待が大きくなってきている。

【0033】特に、大容量DRAMと大規模ロジックやマイクロプロセッサ等とを集積化した混載DRAMは、内部のデータバスを多ピットにすることにより動作周波数を低く抑えても高速データ転送が可能であり、かつ動作時の消費電流が少ないという特徴を有するため、ロジック内蔵DRAMなどのシステムLSIへの期待が大きい。しかしながら、DRAMには、リフレッシュにかかわる複雑なメモリコントロールが必要であるため、DRAMをSRAMの代替メモリとして採用することは簡単ではない。

【0034】本発明の目的は、携帯情報端末等において 好適に用いられるSRAM並みにメモリコントロールを 簡素化したDRAM回路ブロックを内蔵するシステムし SIを実現するととである。

[0035]

【課題を解決するための手段】請求項1に記載の半導体記憶装置は、行および列状に配置される複数のメモリセルを含むメモリアレイと、複数のメモリセルが保持するデータをリフレッシュするために必要な時間間隔で、リフレッシュ要求信号を出力するリフレッシュタイマ回路と、アクセスコマンドに応じて内部コマンド信号を発生するコマンド発生回路と、内部コマンド信号およびリフレッシュ要求信号に応じてメモリアレイの行選択に関連する動作を行なう行選択制御回路とを備え、行選択制御

回路は、内部コマンド信号に応じて活性化し、メモリア レイの行選択動作のタイミング信号を出力するタイミン グ制御回路と、リフレッシュ要求信号を受けて保持し、 タイミング制御回路が非活性状態になったときに内部リ フレッシュコマンド信号を出力するリフレッシュ制御回 路と、内部リフレッシュコマンド信号に応じて活性化 し、タイミング制御回路に代わってタイミング信号を出 力するリフレッシュタイミング制御回路とを含み、タイ ミング信号に応じてメモリアレイの行選択を行なう行選 択回路をさらに備える。

【0036】請求項2に記載の半導体記憶装置は、請求 項1 に記載の半導体記憶装置に記載の半導体記憶装置の 構成に加えて、アクセスコマンドは、読出コマンドを含 み、半導体記憶装置がアクセスコマンドを受けてから次 のアクセスコマンドを受けることができるまでの基本サ イクル時間は、内部コマンド信号が出力されてからメモ リアレイよりデータの読出が完了するまでの通常読出サ イクル時間と、内部リフレッシュコマンド信号が出力さ れてからメモリアレイの内部リフレッシュコマンド信号 に対応する部分のリフレッシュが完了するまでのリフレ 20 ッシュサイクル時間との合計時間以上である。

【0037】請求項3に記載の半導体記憶装置は、請求 項2 に記載の半導体記憶装置に記載の半導体記憶装置の 構成に加えて、リフレッシュ制御回路は、リフレッシュ 要求信号を受けて保持するラッチ回路と、ラッチ回路の 出力がリフレッシュ要求信号が入力されたことを示し、 かつ、タイミング制御回路が非活性化されている場合に 内部コマンド信号の基となるパルスを出力するパルス発 生回路とを有する。

[0038]請求項4に記載の半導体記憶装置は、請求 30 項2に記載の半導体記憶装置に記載の半導体記憶装置の 構成において、コマンド発生回路は、アクセスコマンド を保持し、リフレッシュタイミング制御回路が活性化さ れている場合には、リフレッシュタイミング制御回路が 非活性化されるまで待ってから内部コマンド信号を出力 する。

【0039】請求項5に記載の半導体記憶装置は、請求 項4 に記載の半導体記憶装置に記載の半導体記憶装置の 構成に加えて、コマンド発生回路は、アクセスコマンド を受けて保持するラッチ回路と、ラッチ回路の出力がア クセスコマンドが入力されたことを示し、かつ、リフレ ッシュタイミング制御回路が非活性化されている場合に 内部コマンド信号の基となるパルスを出力するパルス発 生回路とを有する。

【0040】請求項6に記載の半導体記憶装置は、請求 項2 に記載の半導体記憶装置に記載の半導体記憶装置の 構成に加えて、コマンド発生回路は、アクセスコマンド に応じてコマンド発生基準信号を出力する内部コマンド 発生回路と、コマンド発生基準信号を少なくともリフレ 出力する遅延回路とを含み、リフレッシュ制御回路は、 リフレッシュ要求信号を受けて保持し、タイミング制御 回路が非活性状態になったときに内部リフレッシュコマ ンド信号を出力する。

【0041】請求項7に記載の半導体記憶装置は、請求 項6 に記載の半導体記憶装置に記載の半導体記憶装置の 構成に加えて、リフレッシュ制御回路は、リフレッシュ 要求信号を保持するラッチ回路と、ラッチ回路の出力が リフレッシュ要求信号が入力されたことを示し、かつ、 タイミング制御回路が非活性状態になったときに内部リ 10 フレッシュコマンド信号の基となるパルスを出力するパ

ルス発生回路とを有する。 【0042】請求項8に記載の半導体記憶装置は、請求 項2 に記載の半導体記憶装置に記載の半導体記憶装置の 構成に加えて、メモリアレイからの出力を受けて読出デ ータとして保持し出力イネーブル信号を受けて読出デー タを出力するデータ入出力制御回路をさらに備える。

【0043】請求項9に記載の半導体記憶装置は、請求 項2に記載の半導体記憶装置に記載の半導体記憶装置の 構成に加えて、行選択制御回路は、与えられる行アドレ スを保持して通常行アドレスを出力するアドレスラッチ 回路と、リフレッシュする行に対応するリフレッシュ行 アドレスを順次更新して出力するリフレッシュカウンタ 回路と、通常行アドレスとリフレッシュ行アドレスとを 受けて、内部リフレッシュコマンド信号に応じていずれ か一方をメモリアレイの行選択を行なうアドレスとして 出力する選択回路とをさらに含む。

【0044】請求項10に記載の半導体記憶装置は、請 求項9に記載の半導体記憶装置に記載の半導体記憶装置 の構成に加えて、メモリアレイは、独立して行選択動作 が可能な複数のバンクを含み、リフレッシュ制御回路 は、通常行アドレスが示すバンクとリフレッシュ行アド レスが示すバンクとが一致する場合には、タイミング制 御回路が非活性となってから内部リフレッシュコマンド 信号を出力する。

【0045】請求項11に記載の半導体記憶装置は、請 求項9に記載の半導体記憶装置に記載の半導体記憶装置 の構成において、アドレスラッチ回路は、与えられる行 アドレスをクロック信号に同期して取込む。

【0046】請求項12に記載の半導体記憶装置は、請 求項2 に記載の半導体記憶装置に記載の半導体記憶装置 の構成に加えて、アクセスコマンドをクロック信号に同 期して取込み、コマンド発生回路に与えるラッチ回路を さらに備える。

【0047】請求項13に記載の半導体記憶装置は、行 および列状に配置される複数のメモリセルを含むメモリ アレイと、メモリアレイに対するアクセスコマンドが与 えられたことを示すコマンド検出信号とアクセスコマン ドに対応する内部コマンド信号とを出力するコマンド検 ッシュサイクル時間以上遅延させて内部コマンド信号を 50 出回路と、内部コマンド信号に応じてメモリアレイの行 選択に関連する動作を行なう行選択制御回路とを備え、 行選択制御回路は、与えられる行アドレスをコマンド検 出信号に応じて取込み内部行アドレスとして保持する保 持回路と、行アドレス信号の変化を検出すると第1の所 定時間経過後に行アドレスと内部行アドレスとを比較し て内部行アドレスをメモリアレイの行選択に使用するか 否かを判断する比較回路とを含む。

【0048】請求項14に記載の半導体記憶装置は、請求項13に記載の半導体記憶装置の構成に加えて、比較回路は、行アドレスの変化を検出するアドレス変化検出 10回路と、アドレス変化検出回路の出力を第1の所定時間だけ遅延させる遅延回路と、遅延回路の出力に応じて、行アドレスと内部行アドレスとを比較するアドレス比較部とを含む。

【0049】 請求項15に記載の半導体記憶装置は、請求項14に記載の半導体記憶装置の構成において、アドレス比較部は、アドレス比較結果が不一致の場合には、保持回路に再度行アドレスの取込みを指示する。

【0050】請求項16に記載の半導体記憶装置は、請求項13に記載の半導体記憶装置の構成に加えて、比較回路は、行アドレスと内部行アドレスとが一致しない時は、保持回路に再度行アドレスの取込みを指示し、行選択制御回路は、コマンド検出信号に応じて第2の所定時間経過後に、保持回路に対し内部行アドレスの更新を禁止する遅延回路をさらに含む。

【0051】 請求項17に記載の半導体記憶装置は、請求項16に記載の半導体記憶装置の構成に加えて、第2の所定時間は、半導体記憶装置がアクセスコマンドを受けてから次のアクセスコマンドを受けることができるまでの基本サイクル時間の半分である。

[0052]

【発明の実施の形態】以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中 同一符号は同一または相当部分を示す。

【0053】[実施の形態1]図1は、本発明のDRA M内蔵システムLSIの構成を概略的に示す図である。

【0054】図1を参照して、システムLSI1は、外部ピン端子群LPGAに結合され、指令された処理を実行する大規模ロジックLGと外部ピン端子群APGとの間に結合され、アナログ信号についての処理を行なうアナログコアACRと、大規模ロジックLGに内部配線を介して結合され、この大規模ロジックLGが必要とするデータを格納するDRAMコアMCRと、テストモード時に大規模ロジックLGとDRAMとを切離し、テストピン端子群TPGを介してDRAMコアMCRに対するテスト助作を行なうためのテストインターフェイス回路TICを含む。DRAMコアMCRは、電源ピン端子PSTを介して電源電圧VCCを受ける。

【0055】アナログコアACRは、内部のクロック信 50 配置され、またロウデコーダと整列してコラムアドレス

12

号を発生する位相同期回路 (PLL)、外部からのアナログ信号をデジタル信号に変換するアナログ/デジタル変換器、および大規模ロジックLGから与えられるデジタル信号をアナログ信号に変換して出力するデジタル/アナログ変換器を含む。

【0056】DRAMコアMCRは、非同期の汎用SRAMと同様なメモリコントロールが簡素化されたDRAMであり、大規模ロジックLGからコマンドを受けてデータの取込および出力を実行する。

【0057】図2は、図1におけるDRAMコアMCR の構成を示した概略ブロック図である。

【0058】図2を参照して、DRAMコアMCRは、データを記憶するメモリアレイMBと、大規模ロジックLGから与えられるたとえば13ビットの外部アドレスA0~A12および大規模ロジックLGから与えられる外部制御信号exREADn、exWRITEnに応じて各種動作を指定する内部制御信号を生成し、ロウブリデコード信号等の行系の制御信号を出力する行選択系回路/コマンド発生系回路16と、外部アドレスA0~A12を受けて列系の選択制御信号を発生する列選択系回路14と、大規模ロジックLGとメモリアレイとの間のデータ授受を行なうデータ入出力制御回路20とを含む。

【0059】データ入出力制御回路20は、大規模ロジックLGとの間で128ビットのデータ信号DQを授受する。データ入出力制御回路20は、読出時には、出力イネーブル信号OEに応じてメモリアレイから読出されたデータを出力する。

【0060】メモリアレイMBは、複数のメモリアレイ30 MA0~MAnと、メモリアレイMA0~MAnの間に配設されるセンスアンプ帯SB1~SBnと、メモリアレイMA0およびMAnの外側に配置されるセンスアンプ帯SB0およびSBn+1を含む。メモリアレイMA0~MAnの各々は、サブワードドライバ帯SWDBにより複数のサブメモリアレイSMAに分割される。

【0061】メモリアレイMA0~MAnの各々において、サブワードドライバ帯SWDBにより分割されるサブメモリアレイSMAに共通にメインワード線MWLが配設される。メインワード線MWLは、対応のメモリアレイの各サブメモリアレイSMAの所定数のサブワード線に対応してそれぞれ配置される。メインワード線MWLおよびセンスアンプ帯上に配置される所定数のサブデコード線SDLが、サブワードドライバ帯SWDB内のサブワードドライバに入力されて、一本のサブワード線が選択される。

【0062】センスアンプ帯SB1~SBnの各々は、 隣接メモリアレイにより共有される。メモリアレイMA 0~MAnに対応してメインワード線およびサブワード 線をロウアドレス信号に従って選択するロウデコーダが

ラムアドレス信号は、コラムプリデコーダ24へ与えられる。

信号に従ってメモリアレイから列を選択するための列選 択信号を列選択線CSL上に伝達するコラムデコーダが 配置される。

【0063】列選択線CSLはセンスアンプ帯に配設され、選択時に所定数のセンスアンプ回路を内部データ線対GIOPの群に接続する。内部データ線対GIOPは、所定数がメモリアレイMAOないしMAnをわたって延在して配設され、ローカルデータ線を介して選択されたセンスアンプ回路と結合される。

【0064】図34に示した従来のDRAMブロックと 10 比べて、サブメモリアレイSMAの大きさを小さくしメモリアレイMBをより多数に分割することにより、ワード線、ビット線の長さが短くなっているため、行選択およびセンスアンプによるセンス動作が高速化される。

【0065】内部データ線対GIOPは、128ビットから512ビット分設けられ、プリアンプおよびライトドライバを含むデータバス帯DPBに結合される。このデータバス帯DPBにおいては、内部データ線対GIOPそれぞれに対応してプリアンプおよびライトドライバが配置される。内部データ線対GIOPは、書込データ 20 および読出データ両者を伝達する伝達線対であってもよく、また読出データを伝達するバス線対および書込データを伝達する書込データ線対が別々に内部データバス線対として設けられてもよい。

【0066】行選択系回路/コマンド発生系回路16に与えられる外部制御信号exREADn、exWRITEnは、図34で外部制御信号の組み合わせで与えられていたデータ読出を指示するリードコマンド、データ書込を指示するライトコマンドに対応する。外部制御信号exREADn、exWRITEnに応じて、行選択系30回路/コマンド発生系回路16は、所定の内部コマンド信号を発生する。

【0067】行選択系回路/コマンド発生系回路16は、さらに、外部アドレスピットA0~A12をロウアドレスとして取込み、内部ロウアドレス信号を生成する。

【0068】列選択系回路14は、外部アドレスA0~A12を受けてコラムアドレスを取込み保持し、出力するコラムアドレス入力回路22と、コラムアドレスを受けてブリデコードするコラムブリデコーダ24とを含む。

【0069】コラムアドレス入力回路22は、内部リードコマンドまたは内部ライトコマンドが与えられると、行選択系回路/コマンド発生系回路16の制御の下に、たとえば外部アドレスビットA0~A12のうちアドレスビットA0~A4の下位の部分を取込み、内部コラムアドレス信号を生成する。このコラムアドレス入力回路22も、アドレスバッファおよびアドレスラッチを含む。

【0070】コラムアドレス入力回路22からの内部コ 50 するように、所定の間隔で、リフレッシュ要求信号FA

[0071] 行選択系回路は、与えられた内部ロウアドレス信号をプリデコードして、プリデコード信号をロウ/コラムデコーダ帯RCDBに含まれるコラムデコーダへ与える。コラムプリデコーダ24は、コラムアドレス入力回路22からの内部コラムアドレス信号をプリデコードし、プリデコード信号をロウ/コラムデコーダ帯RCDBに含まれるコラムデコーダへ与える。

[0072] コマンド発生系回路は、リードコマンドまたはライトコマンドを受けると、データ入出力制御回路20およびデータバス帯DPBに含まれるプリアンプおよびライトドライバの動作の制御を行なうための内部制御信号を生成する。

[0073] DRAM回路ブロックは、さらに、内部電圧VPP、VCCS、VCCP、VBLおよびVCPを発生する内部電圧発生回路と、所定の間隔でリフレッシュ要求信号FAYを活性化するセルフリフレッシュタイマを含むブロックPHKを含む。DRAMコアに電源が投入されたときにパワーオンリセットによってリセットされた後、セルフリフレッシュタイマが自動的にリフレッシュ要求信号FAYの活性化を開始するように構成してもよい。また、電源投入後にDRAMコアの外部から図示しない制御信号に応じて行選択系回路/コマンド発生系回路16にコマンドを与え、発生される内部コマンドCOMによってセルフリフレッシュタイマがリフレッシュ要求信号FAYの活性化を開始するように構成してもよい。

【0074】内部電圧VPPは、選択サブワード線SW L 上に伝達される電圧であり、通常、動作電源電圧より も高い電圧レベルである。電圧VCCSは、センスアン プ帯SB0~SBn+1に含まれるセンスアンプ回路の 動作電源電圧であり、図示しない内部降圧回路により生 成される。電圧VCCPは、周辺電源電圧であり、ロウ /コラムデコーダ帯RCDBに含まれるロウデコーダお よびコラムデコーダ、データバス帯DPBに含まれるプ リアンプおよびライトドライバなどの周辺回路へ与えら れる動作電源電圧であり、図示していない内部降圧回路 により生成される。電圧VBLは、ビット線プリチャー 40 ジ電圧である。電圧VCPは、メモリセルのセルブレー トへ与えられるセルプレート電圧であり、メモリセルデ ータのHレベルの電圧およびLレベルの電圧の中間レベ ルである。これらの電圧VBLおよびVCPは、通常 は、アレイ電源電圧(センス電源電圧) VCCSの1/ 2の中間電圧である。

【0075】ブロックPHKのセルフリフレッシュタイマは、セルフリフレッシュモードに入ると活性化され、最大リフレッシュ時間 t R E F m a x で、メモリアレイMA 0~MAnのすべての行のリフレッシュが1回完了オストスに、形字の問題で、リフレッシュ第項信号F A

Yを発行する。

【0076】図3は、図2におけるメモリアレイMBの構成を概略的に示した図である。図3を参照して、メモリアレイMBにおいては、メモリセルアレイは多数のサブメモリアレイSMAに分割されており、複数のサブメモリアレイSMAの各々にサブワードドライバ帯SWDとセンスアンブ帯SAとが配置されている。また、行方向に配置された複数のサブメモリアレイSMAを横断するようにメインワード線MWLが行方向に延びており、メインワード線MWLにサブワードドライバSWDを介10して接続されたサブワード線SWLがサブメモリアレイSMA内を行方向に延びている。メインワード線MWLは、ロウデコーダRDの信号に従ってメインワードドライバMWDで駆動される。

【0077】図4は、図3におけるサブメモリアレイS MAとその周辺に配置されるサブワードドライバSWD およびセンスアンブSAとの接続関係を概略的に示した図である。

【0078】図4を参照して、サブメモリアレイSMAは、行列状に配置された複数のメモリセルMCを有して20いる。同一行に配置されたメモリセルMCのゲートには、サブワード線SWLが接続されており、このサブワード線SMLは、サブワードドライバ帯SWDの各ドライバSWDaに接続されている。同一列に配置されたメモリセルMCは、ビット線対BLおよび/BLのいずれかに接続されている。このビット線対BLおよび/BLは、シェアードゲート信号SHRbがゲートに入力されているNチャネルMOSトランジスタNT10、NT11を介して、図4中の上下のいずれかのセンスアンプS/Aに接続されている。30

【0079】なお、センスアンブ帯SAは、図4の横方向に延在して図2に示したセンスアンブ帯SB0~SBm+1を構成している。センスアンブ帯SAは、NチャネルMOSトランジスタNT10~NT13を構成要素とする複数のS/Aシェア回路および複数のセンスアンプS/A以外に、NチャネルMOSトランジスタNT15~NT17を構成要素とする複数のイコライズ回路を有している。このイコライズ回路は、ビット線BL、/BLにプリチャージ電圧VBLを印加するためのものでまる

【0080】サブワード線SWLは、メインワード線M WLの信号とサブデコード線SDLの信号に従ってサブ ワードドライバSWDaによって駆動される。

【0081】図5は、図4におけるメモリセルMCの構成例を示した回路図である。図5を参照して、メモリセルMCは、一方端にセルブレートが接続されセルブレート電位VCPが与えられるキャバシタ32と、キャバシタ32の他方端とビット線BLとの間に接続されゲートがサブワード線SWLに接続されたNチャネルMOSトランジスタ34とを含む。

16

【0082】とのキャバシタ32の一方端に接続されているセルプレートCPは、図4に示すようにサブメモリアレイSMAのほぼ全域に分布している。このセルプレートCPは、サブメモリアレイSMAとサブワードドライバ帯SWDとの境界近傍に延在するVCP電源線VCPLに複数個所で接続されることで、セルブレート電位VCPに固定されている。

【0083】以上説明したメモリアレイの構成においては、図34で説明した従来のDRAMブロックと比べてロウアドレスアクセスおよびサイクル時間を短くするために、メモリアレイMAO〜MAmの数をそれぞれのメモリアレイを小さくすることにより増やしており、さらに、メモリアレイMAmの分割数を増やしてサブメモリアレイSMAの大きさを従来に比べて小さくしている。したがって、携帯情報端末等に使用されている低速SRAMの製品規格で決められた、たとえば70nsのサイクル時間に対して、DRAMの動作が2サイクル可能なように構成されている。

【0084】図6は、図2における行選択系回路/コマンド発生系回路16の構成を示すブロック図である。

【0085】図6を参照して、行選択系回路/コマンド発生系回路16は、行選択制御回路41とコマンド発生回路40とを含む。

【0086】コマンド発生回路40は、外部制御信号exWRITEnおよびexREADnを受けて信号bufRWを出力するAND回路42と、外部制御信号exWRITEnおよびexREADnおよびリフレッシュ活性化信号REF_RASに応じてロウアクティブコマンド信号ACT0を活性化するコマンド入力バッファ/ラッチ回路44と、ロウアクティブコマンド信号ACT0およびワード線駆動タイミング信号RXTに応じて内部コマンド信号ACT、PRE、intWRITE、intREADを出力する内部コマンド発生回路46とを含む。

[0087] 行選択制御回路41は、8個のメモリアレイMA0~MA7に対応して設けられる。メモリアレイMA0~MA7それぞれにおいて、512本のワード線(サブワード線)が配置される。

【0088】行選択制御回路41は、ロウアドレスイネ 40 ーブル信号RADEの活性化に応答して外部から与えられる12ビットのロウアドレスビットRA<11:0>を取込みラッチする入力バッファ/ラッチ回路52と、リフレッシュ活性化信号REF_RASの非活性化に応答してそのカウント値をインクリメントするリフレッシュカウンタ54と、リフレッシュ活性化信号REFに従って入力バッファ/ラッチ回路52およびリフレッシュカウンタ54の出力ビットを選択するセレクタ56からの12ビットのロウアドレスのうち、上位3ビットの内部ロウアドレスRAF<11:9>を デコードしてメモリアレイを特定するブロック選択信号

BS<7:0>を生成するブロックデコード回路60 と、セレクタ56からの下位9ビットのロウアドレスR AF<8:0>をプリデコードするロウプリデコード回 路62とを含む。

【0089】リフレッシュ活性化信号REF_RAS は、セルフリフレッシュ要求信号に応答して所定期間活 性状態となり、その間選択されたサブメモリアレイSM Aにおいてリフレッシュ行の選択およびメモリセルデー タのリフレッシュが実行される。

【0090】セレクタ56は、このリフレッシュ活性化 10 信号REFの活性化時リフレッシュカウンタ54の出力 ビットQA<11:0>を選択し、リフレッシュ活性化 信号REFの非活性化時、入力バッファ/ラッチ回路5 2の出力ビットを選択する。

【0091】リフレッシュカウンタ54は、リフレッシ ュ時には、アドレスビットQA<11:0>の範囲でア ドレスを1ずつ増加させる。

【0092】ブロックデコード回路60およびロウプリ デコード回路62は、メモリマットのメモリアレイMA 0~MA7に共通に設けられてもよく、またメモリアレ 20 イMAO~MA7にそれぞれに対応して設けられてもよ , t j

【0093】ロウプリデコード回路62が、メモリアレ イそれぞれに対応して設けられる場合には、ブロックデ コード回路60からのブロック選択信号BS<7:0> に従って、ロウプリデコード回路62が、選択的に活性 化され、選択された(指定された)メモリアレイに対し て設けられたロウプリデコード回路62がプリデコード 動作を実行する。

【0094】行選択制御回路41は、さらに、セルフリ フレッシュタイマから発行されるリフレッシュ要求信号 FAY、ノーマル動作信号ACT_RAS、リフレッシ ュ活性化信号REF_RASに応じてリフレッシュ活性 化信号REFを出力するリフレッシュコントロール回路 50と、リフレッシュ活性化信号REFが活性化すると ロウ系制御タイミング信号を所定のシーケンスで発生す るロウ系リフレッシュタイミング制御回路58と、ロウ アクティブコマンド信号ACTに応じてロウ系制御タイ ミング信号を所定のシーケンスで発生するロウ系タイミ ング制御回路48とを含む。

【0095】リフレッシュコントロール回路50は、リ フレッシュ要求信号FAYが与えられると、後に説明す るようにリフレッシュ活性化信号REFを活性化する。 ロウ系リフレッシュタイミング制御回路58がこのリフ レッシュ活性化信号REFに従って所定のシーケンスで 各制御信号を発生したの後、ロウ系リフレッシュタイミ ング制御回路58は、センスアンブ活性化信号SOが活 性化されてから所定期間経過後にリフレッシュ活性化信 号REF_RASを非活性化状態に駆動する。これらの 一連の動作により、1 つのセルフリフレッシュ動作が完 50 ネルMOSトランジスタ106の接続ノードの電位を受

了する。リフレッシュ活性化信号REF_RASが非活 性化状態となると、リフレッシュカウンタ54がリフレ ッシュアドレスQA<11:0>を1だけ増加させる。 【0096】図7は、図6に示したコマンド入力バッフ ァ/ラッチ回路44の構成を示す回路図である。

【0097】図7を参照して、コマンド入力バッファ/ ラッチ回路44は、内部プリチャージコマンド信号PR Eを受けて反転するインバータ72と、外部ライトコマ ンド信号exWRITEnがLレベルになるとセットさ れ、インバータ72の出力がLレベルになるとリセット されるラッチ回路74と、ラッチ回路74の反転出力/ Qとリフレッシュ活性化信号REF_RASとを受ける OR回路76と、OR回路76の出力を受けてその変化 に応じてバルスを発生するバルス発生回路78とを含

【0098】コマンド入力バッファ/ラッチ回路44 は、さらに、内部プリチャージコマンド信号PREを受 けて反転するインバータ82と、外部リードコマンド信 号exREADnがLレベルになったときにセットされ インバータ82の出力がLレベルになったときにリセッ トされるラッチ回路84と、ラッチ回路84の反転出力 /Qとリフレッシュ活性化信号REF_RASとを受け るOR回路86と、OR回路86の出力に応じてパルス 信号を発生するパルス発生回路88と、パルス発生回路 78、88の出力を受けるOR回路90とを含む。OR 回路90はロウアクティブコマンド信号ACTOを出力 する。

【0099】図8は、図7に示したパルス発生回路78 の構成を示す回路図である。バルス発生回路78は、K. Dosaka et al., "A 90-MHz 16-Mb System Integrated M emory with Direct Interface to CPU" IEICE TRANS EL ECTRON VOL.E79-C, pp948-955, NO.7 JULY 1996. に記載 されている。

【0100】図7、図8を参照して、パルス発生回路7 8は、入力信号 I Nを受けて反転するインバータ91 と、インバータ91の出力と電源電位とを入力に受ける NAND回路92と、NAND回路92の出力を受けて 反転するインバータ94と、一方の入力同士が交差結合 されたNAND回路96, 98と、NAND回路98の 40 出力を受けて反転するインバータ100とを含む。イン バータ94の出力はNAND回路86の他方の入力に与 えられる。

【0101】パルス発生回路78は、さらに、インバー タ91の出力とインバータ100の出力とを入力に受け るNAND回路102と、NAND回路102の出力を 受けて反転するインバータ104と、電源ノードと接地 ノードとの間に直列に接続されるPチャネルMOSトラ ンジスタ108およびNチャネルMOSトランジスタ1 06と、PチャネルMOSトランジスタ108とNチャ

けて反転し出力信号OUTを出力するインバータ110 とを含む。インバータ104の出力はNチャネルMOS トランジスタ106のゲートに与えられる。また、Pチ ャネルMOSトランジスタ108とNチャネルMOSト ランジスタ106の接続ノードの電位はNAND回路9

【0102】パルス発生回路78は、さらに、出力信号 OUTを受けて遅延する遅延回路112と、遅延回路1 12の出力を受けて反転しPチャネルMOSトランジス タ108のゲートに与えるインバータ114とを含む。 【0103】なお、図7のパルス発生回路88は、パル ス発生回路78と同様な構成を有しており説明は繰返さ ない。

8の他方の入力に与えられる。

【0104】図9は、図8に示したパルス発生回路78 の動作を説明するための動作波形図である。

【0105】図8、図9を参照して、時刻t1において 入力信号INがHレベルからLレベルに立下がると、そ の立下がりエッジに応じてNAND回路96,98で構 成されるラッチ回路がセットされ応じてNチャネルMO Sトランジスタ106が導通し出力信号〇UTが変化す 20 る。そして、遅延回路112による遅延後の時刻 t 2 に おいてはPチャネルMOSトランジスタ108が非導通 状態となり、NAND回路96、98で構成されるラッ チ回路がリセットされ応じて出力信号OUTが再び変化 しパルス信号が発生する。

【0106】時刻t3における入力信号INの立上がり においてはバルス発生回路78は出力信号OUTを変化 させることはない。

【0107】図10は、図6におけるリフレッシュコン トロール回路50の構成を示す回路図である。

【0108】図10を参照して、リフレッシュコントロ ール回路50は、リフレッシュ活性化信号REF_RA Sを受けて反転するインバータ122と、リフレッシュ 要求信号FAYの活性化に応じてセットされインバータ 122の出力に応じてリセットされるラッチ回路124 と、ラッチ回路124の反転出力/Qとノーマル動作信 号ACT_RASとを受けるOR回路126と、OR回 路126の出力を受けバルス信号を発生するバルス発生 回路128とを含む。バルス発生回路128の出力は内 部リフレッシュコマンド信号REFである。

【0109】図11は、図6における入力バッファ/ラ ッチ回路52の構成を示す回路図である。

【0110】図11を参照して、入力バッファ/ラッチ 回路52は、信号bufRWを受けて反転するインバー タ122と、インバータ122の出力および信号buf RWに応じて活性化して内部ロウアドレス信号RA<1 1:0>を伝達するトランスミッションゲート124と を含む。

【0111】入力バッファ/ラッチ回路52は、さら

20

た外部ロウアドレス信号RA<11:0>をラッチする ためのラッチを構成するインバータ126、128と、 ロウアドレスイネーブル信号RADEを受けて反転する インバータ130と、インバータ130およびロウアド レスイネーブル信号RADEに応じて活性化しインバー タ126の出力を伝達するトランスミッションゲート1 32とを含む。

【0112】入力バッファ/ラッチ回路52は、さら に、トランスミッションゲート132によって伝達され たインバータ126の出力を保持するラッチ回路を構成 するインバータ134および136とを含む。インバー タ134の出力は内部ロウアドレス信号inRA<1 1:0>となる。

【0113】なお、図11の回路図では、1ビットに対 応する構成を代表的に示したが外部ロウアドレス信号R A<11:0>のビット数に対応して並列的に同様な構 成の回路が設けられている。

[0114] 図12は、実施の形態1におけるロウ系回 路の動作を説明するための読出時における第1の動作波 形図である。

【0115】図6、図12を参照して、通常の動作にお いては、図2の内部電位発生回路/セルフリフレッシュ タイマブロックPHKに含まれるセルフリフレッシュタ イマは常に動作しており、リフレッシュ周期ごとにリフ レッシュ要求信号FAYが発行されている。

【0116】時刻t1において外部アドレス信号exA DRが入力されさらに時刻t2において外部リードコマ ンド信号exREADnが入力されている場合には内部 コマンド発生回路46に応じてロウアクティブコマンド 信号ACTが時刻t3 において活性化され同時にノーマ ル動作信号ACT_RASが活性化する。

【0117】時刻t4においてリフレッシュ要求信号が 入力された場合であっても、ノーマル動作信号ACT__ RASが活性化されているときには、リフレッシュコン トロール回路50は、リフレッシュ要求信号が入力され たことを保持しているが、内部リフレッシュコマンド信 号REFは活性化しない。

【0118】ロウ系タイミング制御回路48はロウアク ティブコマンド信号ACTに応じて所定のタイミングで 内部リードコマンド信号intREADを活性化し、内 部プリチャージコマンド信号PREを活性化する。そし てメモリアレイからは内部データintDが時刻t5に おいて出力される。

【0119】時刻 t 6 においてノーマル動作信号ACT __RASの立下がりに応じてリフレッシュコントロール 回路はリフレッシュ要求信号FAYによってセットされ ていたラッチの情報に応じて内部リフレッシュコマンド 信号REFを活性化させる。そしてロウ系リフレッシュ タイミング制御回路58はリフレッシュ活性化信号RE に、トランスミッションゲート124によって伝達され 50 F_RASを所定の時間だけ活性化されリフレッシュサ イクルを生成する。

【0120】また、外部アドレス信号 e x A D R が入力 された時刻t1から所定のアドレスアクセス時間tAA だけ経過した後の時刻 t 7 において出力イネーブル信号 OEが活性化されデータ信号DQとして有効なデータが 出力される。

21

【0121】内部コマンド信号ACTが出力されてから メモリアレイよりデータの読出が完了するまでのノーマ ル動作信号ACT_RASの活性化時間を通常読出サイ クル時間と呼ぶことにする。また、内部リフレッシュコ 10 マンド信号REFが出力されてからメモリアレイの内部 リフレッシュコマンド信号に対応する部分のリフレッシ ュが完了するまでのリフレッシュ活性化信号REF_R ASの活性化時間をリフレッシュサイクル時間と呼ぶこ とにする。すると、半導体記憶装置がリードコマンドを 受けてから次のリードやライト等のアクセスコマンドを 受けることができる基本サイクル時間は、通常読出サイ クル時間とリフレッシュサイクル時間との合計時間以上 になっている。

【0122】図13は、ロウ系回路の動作を説明するた 20 めの読出時の第2の動作波形図である。

【0123】図6、図13を参照して、外部リードコマ ンド信号exREADnに先立ってリフレッシュ要求信 号FAYが入力されると、リフレッシュコントロール回 路50はノーマル動作信号ACT_RASが非活性化状 態にあることを確認し内部リフレッシュコマンド信号R EFを出力する。そして、ロウ系リフレッシュタイミン グ制御回路58はリフレッシュ活性化信号REF_RA Sを所定の時間活性化してリフレッシュサイクルに入 スQA<11:0>で選択される行すなわち、ブロック 選択信号BS<15:0>で選択されるメモリアレイ内 のロウプリデコード信号X<19:0>で選択されるペ ージに対してリフレッシュ動作に入る。

【0124】時刻t2において外部アドレス信号exA DRが入力され、時刻t3 において外部リードコマンド 信号exREADnが入力されても、コマンド入力パッ ファ/ラッチ回路44はリフレッシュ活性化信号REF _RASが活性化状態にあるためロウアクティブコマン ド信号ACT0を活性化しない。

【0125】そして、時刻t4においてリフレッシュ活 性化信号REF_RASが非活性化状態になると、応じ てコマンド入力バッファ/ラッチ回路44はロウアクテ ィブコマンド信号ACTOを活性化し、内部コマンド発 生回路46が応じてロウアクティブコマンド信号ACT を発生する。そして、ロウ系タイミング制御回路48は 所定の期間ノーマル動作信号ACT_RASを活性化す る。との動作に並行して、内部コマンド発生回路46 は、ロウアクティブコマンド信号ACTを発行した後所 定のタイミングで内部リードコマンド信号intREA 50 データintDとして保持されている外部から入力され

Dおよび内部プリチャージコマンド信号PREを順次活 性化する。そして時刻 t 5 において内部データ i n t D がメモリマットから読出される。

【0126】そして、時刻t2からアドレスアクセス時 間tAA後である時刻t6において出力イネーブル信号 OEの活性化に応じてデータ信号DQとして有効なデー タが出力される。

【0127】図14は、書込時におけるロウ系信号を説 明するための第1の動作波形図である。

【0128】図6、図14を参照して、書込時には時刻 t 1 にまず外部入力データがデータ信号DQとして与え られ、ライトデータとして内部データint Dが保持さ れる。そして、時刻 t 2 において外部アドレス信号 e x t A D R が入力され、続いて時刻 t 3 において外部ライ トコマンド信号exWRITEnが入力される。する と、時刻 t 4 においてコマンド入力バッファ/ラッチ回 路および内部コマンド発生回路46によってロウアクテ ィブコマンド信号ACTが発行されノーマル動作信号A CT_RASが活性化される。そして、所定のタイミン グにおいて内部ライトコマンド信号intWRITEお よび内部プリチャージコマンド信号PREが発生され る。

【0129】ノーマル動作信号ACT_RASが活性化 されている期間中である時刻 t 5 においてリフレッシュ 要求信号FAYが入力された場合であっても、リフレッ シュコントロール回路50は、直ちに内部リフレッシュ コマンド信号REFを活性化させずに時刻 t 6のノーマ ル動作信号の非活性化を待ってから内部リフレッシュコ マンド信号REFを活性化させる。そして、ロウ系リフ り、リフレッシュカウンタで生成されている内部アドレ 30 レッシュタイミング制御回路58 においてリフレッシュ 活性化信号REF_RASが所定の期間活性化されその 間にメモリアレイでのリフレッシュが行なわれる。

> 【0130】図15は、書込時におけるロウ系回路の動 作を説明するための第2の動作波形図である。

【0131】図6、図15を参照して、時刻t1におい てリフレッシュ要求信号FAYに応じてリフレッシュ動 作が開始された後に時刻 t 2、 t 3 においてそれぞれ外 部アドレス信号 exADR、外部ライトコマンド信号 e xWRITEnがそれぞれ入力された場合には、コマン 40 ド入力バッファ/ラッチ回路44は、リフレッシュ活性 化信号REF_RASの非活性化後にロウアクティブコ マンド信号ACTを発生させるように動作する。

[0132]外部ロウアドレスRA<11:0>は、外 部リードコマンド信号exREAFnあるいは外部ライ トコマンド信号exWRITEnに同期してラッチされ た後ロウアドレスイネーブル信号RADEに同期してブ ロックデコード回路60あるいはロウプリデコード回路 62に送られる。

【0133】したがって、時刻t4~t5において内部

てきたライトデータがメモリアレイに対して書込まれる。

【0134】以上説明したように、リードサイクルにおいて、内部でのリード動作が最初の第1のサイクルに行なわれても、あるいはリフレッシュサイクルが経過した後の第2のサイクルで行なわれても、アドレスアクセス時間 t A A 時間後に出力イネーブル信号〇Eを活性化させて出力データを有効にする。このため、第1のサイクルでリード動作が行なわれた場合には内部データバス上にリードデータを保持しておく。したがって、リードデロタが出力されるタイミングはスペック上のアドレスアクセス時間 t A A で規定される。

【0135】一方、ライトサイクルにおいて第2のサイクルでライト動作が行なわれる場合には、ラッチされた外部入力データは、内部ライトコマンド信号intWRITEが発行されるまで保持される。

【0136】その後内部コマンド発生回路46においてロウアクティブコマンド信号ACTが活性化されそしてロウ系タイミング制御回路48に入ると各種のロウ系制御信号が生成される。その中のワード線駆動マスタ信号 20 RXTが生成されると、内部コマンド発生回路46において外部コマンドに従って内部リードコマンド信号intREADあるいは内部ライトコマンド信号intWRITEが発生され、さらに、内部プリチャージコマンド信号PREが所定の遅延時間後に発生される。

【0137】つまり、低速SRAMの製品スペックで決められたサイクル時間内に2サイクルのメモリアレイへのアクセス動作が可能なようにDRAMのサブメモリアレイの分割を増やしてサイクル時間を短くする。そして、メモリアクセス要求が先に来ている間にリフレッシュ要求が来た場合には、リフレッシュ要求に対する動作をリードまたはライト動作の終了まで待ってから実行する。逆にリフレッシュ最中にメモリアクセス要求が来た場合には、リフレッシュ終了後にメモリアクセス動作を行なう。したがって、DRAMコアの外から見ると、低速SRAMと同様な簡易な制御で動作可能なインターフェイスを提供することができる。

【0138】[実施の形態2]図16は、実施の形態2 において行選択系回路/コマンド発生系回路16に代え て用いられる行選択系回路/コマンド発生系回路216 40 の構成を示すブロック図である。

【0139】図16を参照して、行選択系回路/コマンド発生系回路216は、コマンド発生回路240と行選択制御回路241とを含む。

【0140】コマンド発生回路240は、図6に示したコマンド発生回路40の構成においてコマンド入力バッファ/ラッチ回路44に代えてコマンド入力バッファ/ラッチ回路244を含み、さらに、遅延回路251を含む点がコマンド発生回路40と同様であり説明は繰返さなはコマンド発生回路40と同様であり説明は繰返さな

い。遅延回路251は、リフレッシュサイクルの1サイクル分に相当する遅延時間だけ入力信号を遅延してロウアクティブ遅延信号ACTDを出力する1サイクル遅延回路254と、ロウアクティブコマンド信号ACTCよってセットされ、ロウアクティブ遅延信号ACTDによってリセットされ遅延期間表示信号ACT_ACTDを出力するラッチ回路252を含む。

【0141】コマンド入力バッファ/ラッチ回路244は、リフレッシュ活性化信号REF_RASの状態にかかわらずロウアクティブコマンド信号ACTOを内部コマンド発生回路に伝達する点が異なっている。

【0142】行選択制御回路241は、図6における行選択制御回路41の構成において、リフレッシュコントロール回路50に代えてリフレッシュコントロール回路250を含む点が行選択制御回路41と異なっている。他の構成は行選択制御回路41と同様であり説明は繰返さない。

【0143】図17は、図16のリフレッシュコントロール回路250の構成を示す回路図である。

【0144】図17を参照して、リフレッシュコントロール回路250は、リフレッシュ活性化信号REF_RASを受けて反転するインバータ262と、リフレッシュ要求信号FAYに応じてセットされインバータ262の出力に応じてリセットされるラッチ回路264と、ラッチ回路264の反転出力/Q、遅延期間表示信号ACT_ACTDおよびノーマル動作信号ACT_RASを受けるOR回路266と、OR回路266の出力を受けてパルスを発生するパルス発生回路268とを含む。パルス発生回路268は内部リフレッシュコマンド信号REFを出力する。

【0145】図18は、図16における1サイクル遅延 回路254の構成を示す回路図である。

【0146】図18を参照して、1サイクル遅延回路254は、ロウアクティブコマンド信号ACTを受けて所定時間遅延させる直列に接続された遅延部254#1~254#nを含む。遅延部254#nは、ロウアクティブ遅延信号ACTDを出力する。

[0147] 遅延部254#1は、ロウアクティブコマンド信号ACTを受けて反転するインバータ272と、インバータ272の出力ノードと電源ノードとの間に結合されるキャパシタ274と、インバータ272の出力ノードと接地ノードとの間に結合されるキャパシタ276と、インバータ272の出力を受けて反転して出力するインバータ278とを含む。遅延部254#2~254#nは遅延部254#1と同様な構成を有するため説明は繰返さない。

【0148】遅延部254#1~254#nの直列に接続される個数は、リードコマンドあるいはライトコマンドが入ったときにフレッシュ活性化期間に相当する第1 50 のサイクル時間分だけ遅延させるように調整され、1サ (14)

イクル遅延回路254は、ロウアクティブ遅延信号ACTDを発生する。

25

【0149】図19は、実施の形態2におけるロウ系信号の説明をするための動作波形図である。

【0150】図16、図19を参照して、時刻t1においてリフレッシュ要求信号がリードサイクルあるいはライトサイクルに入る前に発行された場合、リフレッシュ要求信号FAYに応じて内部リフレッシュコマンド信号REFが活性化され、さらにリフレッシュ活性化信号REF_RASが活性化される。

【0151】時刻t2、t3において、それぞれ外部アドレス信号exADRおよび外部リードコマンド信号exREADnが入力される。入力された外部リードコマンド信号exREADnに応じて発生されたロウアクティブコマンド信号ACTは、チップ内部がリフレッシュ動作中であるなしにかかわらず、1サイクル遅延回路254によって第1のサイクル時間分だけ遅延されてロウアクティブ遅延信号ACTDとしてロウ系タイミング制御回路48に伝達される。遅延期間である間はラッチ回路252によって遅延期間表示信号ACT_ACTDが20活性化されている。したがって、この遅延されている期間の間にリフレッシュ要求信号FAYに応じたリフレッシュサイクルを終了させることができる。

【0152】時刻 t 4 において1 サイクル時間分遅延されたロウアクティブ遅延信号ACTDが活性化されるとロウ系タイミング制御回路48がノーマル動作信号ACT_RASを活性化しさらにワード線駆動マスタ信号RXTに応じてその後内部リードコマンド信号 intREADおよび内部プリチャージコマンド信号 PREが所定のタイミングで順次活性化される。そして、時刻 t 5 に 30 おいてメモリアレイからデータが読出され、その後データ信号DQとして有効なデータが出力される。

【0153】図20は、実施の形態2におけるロウ系信号の説明をするための第2の動作波形図である。

【0154】図16、図20を参照して、遅延期間表示信号ACT_ACTDまたはノーマル動作信号ACT_RASが活性化されている場合にリフレッシュ要求信号FAYが入力された場合について述べる。

【0155】時刻t1において外部アドレス信号exADRが入力され、時刻t2において外部リードコマンド信号exREADnが入力されると、図19で示した場合と同様にロウアクティブコマンド信号ACTDが時間だけ遅延されたロウアクティブ遅延信号ACTDが発生され応じてノーマル動作信号ACT_RASが活性化されて時刻t4~t6の間に読出動作が行なわれる。

【0156】そして、時刻 t 6 においてノーマル動作信号ACT_RASが立下がるとリフレッシュコントロール回路250は、内部リフレッシュコマンド信号REFを活性化させてリフレッシュ動作に入る。

【0157】以上説明したように、実施の形態2におい 50

てはリフレッシュ動作中に読出コマンドあるいは書込コマンドが入力された場合でも、内部のメモリアレイで読出動作または書込動作が行なわれるのは常に所定のリフレッシュ時間後であるため、リフレッシュ動作が終了してから読出または書込動作が行なわれることになる。

【0158】一方、リフレッシュが行なわれていないときに読出または書込コマンドが入力された場合には、リフレッシュ要求信号FAYが入力されても読出書込のノーマル動作が終了してからリフレッシュ動作が実行される。したがって、複雑なリフレッシュのコントロール信号を与える必要がなくSRAMと同様なインターフェイスでDRAMコアを使用することができる。

【0159】 [実施の形態3] 図21は、実施の形態3 において用いられるDRAMコアMCRaの構成を示したブロック図である。

【0160】図21を参照して、DRAMコアMCRaは、2パンク構成のDRAMコアであり、メモリアレイMBに代えてメモリアレイMBaおよびMBbを含み、行選択系回路/コマンド発生系回路16に代えて行選択系回路/コマンド発生系回路316を含む点が図2に示したDRAMコアMCRと異なる。他の部分はDRAMコアMCRと同様であり説明は繰返さない。

【0161】行選択系回路/コマンド発生系回路316からは、ロウ系制御タイミング信号およびロウプリデコード信号が、各バンクととに別の信号バスで伝達される。

【0162】図22は、図21における行選択系回路/コマンド発生系回路316の構成を示したブロック図である。

【0163】図22を参照して、行選択系回路/コマン ド発生系回路316は、コマンド発生回路340と行選 択制御回路341とを含む。

【0164】コマンド発生回路340は、図6に示したコマンド発生回路40の構成においてコマンド入力バッファ/ラッチ回路44に代えてコマンド入力バッファ/ラッチ回路344を含み、内部コマンド発生回路46に代えて内部コマンド発生回路40と異なっている。他の構成はコマンド発生回路40と同様であり説明は繰返さない。

【0165】コマンド入力バッファ/ラッチ回路344は、コマンド信号exREADn、exWRITEnが入力されたとき、リフレッシュ活性化信号REF_RASもよび最上位外部ロウアドレスRA_latch<11>の状態に応じてロウアクティブコマンド信号ACT0を内部コマンド発生回路に伝達する点が異なっている。内部コマンド発生回路346は、ワード線駆動マスタ信号RXT<1:0>の状態に応じて内部コマンド信号ACT<1:0>、PRE<1:0>を活性化する様に構成される点が異なっている。

【0166】行選択制御回路341は、図6における行

選択制御回路41の構成において、リフレッシュコント ロール回路50に代えてリフレッシュコントロール回路 350を含み、ロウ系タイミング制御回路48に代えて ロウ系タイミング制御回路348を含み、ロウ系リフレ ッシュタイミング制御回路58に代えてロウ系リフレッ シュタイミング制御回路358を含む点が行選択制御回 路41と異なっている。他の構成は行選択制御回路41 と同様であり説明は繰返さない。

27

【0167】図22では、2バンクの構成の例において バンクアドレスは最上位のロウアドレスRA<11>に 10 割付けられており、またたとえば、ロウ系制御タイミン グ信号は、バンク別に、ロウアクティブコマンド信号A CT<1:0>、ワード線駆動マスタ信号RXT<1: 0>、センスアンプ活性化信号SO<1:0>、内部プ リチャージコマンド信号PRE<1:0>のようにバン クに対応してそれぞれ与えられる。

【0168】リフレッシュコントロール回路350は、 各バンクのノーマル動作信号ACT_RASおよび、ア ドレスQA<11>に応じて内部リフレッシュコマンド 信号REFを発生する。また、ロウ系タイミング制御回 20 路348、ロウ系リフレッシュタイミング制御回路35 8は、各バンクに対応するロウ系制御タイミング信号を

【0169】実施の形態3においては、リードやライト サイクルの通常動作を行なおうとするバンクとリフレッ シュ中もしくはリフレッシュしようとするバンクとが同 ーバンクであった場合には、実施の形態1や実施の形態 2で説明したように、DRAMコアは、通常動作または リフレッシュ動作のいずれか一方を待機させて、その待 機させた動作が第2のサイクルで行なわれるように制御 30 を行なう。または、DRAMコアは、第2のサイクルで 行なわれる通常動作が終了してからリフレッシュ動作が 行なわれるように制御を行なう。

【0170】一方、通常動作でアクセスしようとするバ ンクとリフレッシュ中であったりこれからリフレッシュ しようとするバンクとが別のバンクであった場合には、 通常動作とリフレッシュ動作とを並行して第1のサイク ルで行なうように制御することで実行的なリードやライ トサイクル時間を短くすることができる。

【0171】図22に示す構成例においては、外部リー 40 ドコマンド信号exREADnまたは外部ライトコマン ド信号exWRITEnが入力された場合に、第1のバ ンクや第2のバンクがリフレッシュ中でリフレッシュ活 性化信号REF_RAS信号が活性化されており、か つ、リフレッシュカウンタの最上位のアドレスQA<1 1>とバンクアドレスとなる最上位の外部ロウアドレス RA_latch<ll>とが一致しておれば、実施の 形態 1 の場合と同様にリフレッシュ動作が終わりリフレ ッシュ活性化信号REF_RASが非活性化状態になる まで待ってから第2のサイクルが生成される。第2のサ 50 に、ロウプリデコード信号X<19:0>を保持するラ

イクルでは、外部ロウアドレスRA_latch<11 >に従ってロウアクティブコマンド信号ACT<1>ま たはACT<0>を活性化してロウアクティブ動作に入 り、リードやライト動作が行なわれる。

【0172】最上位アドレスQA<11>と外部ロウア ドレスRA_latch<11>が一致していなけれ ば、そのまま、ロウアクティブコマンド信号ACT<1 >またはACT<0>を活性化してロウアクティブ動作 に入り、リードやライト動作を行なわれる。

【0173】一方、リフレッシュ要求信号FAYが入力 されてきた場合において第1のバンクあるいは第2のバ ンクがロウアクティブ中の場合、すなわち、ノーマル動 作信号ACT_RAS<0>またはACT_RAS<1 >が活性化されていた場合には、最上位アドレスQA< 11>で指定されるリフレッシュを行なおうとするバン クと通常動作でアクセスを行なおうとするバンクとが一 致すると、実施の形態1の場合と同様にノーマル動作信 号ACT_RAS<0>あるいはACT_RAS<1> が非活性化されるまで待ってから第2のサイクルを生成 しリフレッシュ動作に入る。バンクが一致しない場合に はそのままリフレッシュ動作に入る。

【0174】図23は、2バンク構成にした場合の行選 択系回路/コマンド発生系回路の他の例を示したブロッ ク図である。

【0175】図23に示す構成例においては、外部リー ドコマンド信号exREADnあるいは外部ライトコマ ンド信号exWRITEnが入力されたときには、実施 の形態2の場合と同様に、遅延回路451内部の1サイ クル遅延回路454の遅延時間によって、常に第1のサ イクル時間分だけ遅延された第2のサイクルからロウア クティブ動作に入る。

【0176】一方、リフレッシュ要求信号FAYが入力 されてきたときに最上位アドレスQA<11>で指定さ れるリフレッシュを行なおうとするバンクと遅延期間表 示信号ACT_ACTD<1:0>およびノーマル動作 信号ACT_RAS<1:0>から認識されるリードや ライトの通常動作を行なおうとするもしくは通常動作中 のバンクとが一致する場合には、実施の形態2の場合と 同様なリフレッシュ動作開始タイミングの制御を行な

【0177】一方、リフレッシュを行なおうとするバン クとノーマル動作を行なおうとするバンクとが一致して いなければそのままリフレッシュ動作に入る。

【0178】したがって、バンク構成を有する場合に も、SRAMと同様なインタフェースで動作させること が可能なDRAMコアを実現することができる。

【0179】以上、リフレッシュ動作と通常アクセス動 作とが競合した場合の説明をしたが、これを実現する回 路構成において、各バンクのロウローカル制御ブロック

ッチ回路を備えてもよい。

【0180】との際には、ロウアドレスイネーブル信号 RADEと内部リフレッシュコマンド信号REFは同時 に活性化されないように両者の活性化されるタイミング を適当な時間以上ずらすように制御する。このように制 御すれば、リードあるいはライト動作でのロウプリデコ ード信号X<19:0>とリフレッシュ動作でのロウブ リデコード信号X<19:0>が衝突することなく本実 施の形態での動作が実現できる。

29

【0181】したがって、この場合には、ブロック選択 10 信号BS<7:0>で選択されたロウローカル制御ブロ ックにロウブリデコード信号X<19:0>を取込んだ 後は、ロウローカル制御ブロックにロウブリデコード信 号X<19:0>を伝達する信号線バスを開放できる。 ロウプリデコード信号のバスをバンク間で共有すること ができるため、チップ面積を小さくすることができる。

【0182】[実施の形態4]実施の形態4の半導体記 憶装置では、図6に示した外部コマンド入力バッファ/ ラッチ回路44および外部ロウアドレスRA<11:0 >を受ける入力バッファ/ラッチ回路52が同期型イン 20 ターフェイスを有する場合を説明する。

【0183】図24は、実施の形態4において用いられ る同期型インターフェイスを説明するための回路図であ る。

【0184】図24を参照して、コマンド入力パッファ /ラッチ回路CBLCの前段部には、外部ライトコマン ド信号exWRITEnをクロック信号CLK, ZCL Kに応じて取込むラッチ回路602と、外部リードコマ ンド信号exREADnをクロック信号CLK、ZCL Kに応じて同期して取込むラッチ回路604とが設けら 30 れる。たとえば、実施の形態1の半導体記憶装置を同期 化させる場合には、図6で示したコマンド入力バッファ /ラッチ回路44が図24のコマンド入力バッファ/ラ ッチ回路CBLCに対応する。

【0185】ラッチ回路602は内部リードコマンド信 号intWRITEnをコマンド入力バッファ/ラッチ 回路CBLCに対して出力し、ラッチ回路604は、内 部リードコマンド信号intREADnをコマンド入力 バッファ/ラッチ回路CBLCに向かって出力する。

【0186】ラッチ回路602は、クロック信号CLK 40 およびZCLKに応じて外部ライトコマンド信号exW RITEnを取込み内部に伝達するトランスミッション ゲート610と、トランスミッションゲート610によ って取込まれた外部ライトコマンド信号exWRITE nを受ける直列に接続されたインバータ612、614 と、トランスミッションゲート610と相補的に導通し インバータ614の出力をインバータ612の入力に帰 還させるためのトランスミッションゲート622と、イ ンバータ614の出力を受けクロック信号CLKおよび ZCLKに応じて導通し伝達するためのトランスミッシ 50 化するような構成にしてもよい。

ョンゲート616と、トランスミッションゲート616 によって伝達されたデータを受ける直列に接続されたイ ンパータ618、620と、トランスミッションゲート 616と相補的に導通しインバータ620の出力をイン バータ618の入力に帰還させるトランスミッションゲ ート624とを含む。

【0187】インバータ620の出力はラッチ回路60 2の出力であり、これは内部ライトコマンド信号 in t WRITEnとなる。

【0188】ラッチ回路604はラッチ回路602と同 様な構成を有しており説明は繰返さない。

【0189】図25は、実施の形態4において外部ロウ アドレスをクロック信号に同期して入力するための入力 バッファ/ラッチ回路552の構成を示すブロック図で ある。

【0190】図25を参照して、入力バッファ/ラッチ 回路552は、外部ロウアドレス信号RA<11:0> をクロック信号CLKおよびZCLKに応じて同期化し て取込むラッチ回路632と、ラッチ回路632の出力 を信号bufRWおよびロウアドレスイネーブル信号R ADEに応じて取込み内部ロウアドレス信号 in RA< 11:0>を出力するラッチ回路634とを含む。

【0191】図25に示した入力バッファ/ラッチ回路 552は、図6における入力バッファ/ラッチ回路52 に代えて用いられ、ラッチ回路634の構成は図6にお ける入力バッファ/ラッチ回路52と同様であり説明は 繰返さない。また、ラッチ回路632は、図24で示し たラッチ回路602と同様な構成を有するため説明は繰 返さない。

【0192】以上説明したように、実施の形態4におい ては、実施の形態1で説明した半導体記憶装置の外部リ ードコマンド信号exREADn および外部ライトコマ ンド信号exWRITEnと、さらに外部ロウアドレス 信号RA<11:0>をクロック信号に同期化して取込 むインターフェイスを付加したものであり、したがって 同期型半導体記憶装置をDRAMコアとして内蔵する場 合においても、リフレッシュ制御のための複雑な制御信 号を与える必要がない混載用DRAMコアブロックを実 現することができる。

【0193】なお、実施の形態2、実施の形態3におい て説明した構成も、同様な同期型インターフェイスを付 加すれば同期型半導体記憶装置に適用することが可能と なる。

【0194】以上説明した実施の形態1~4において は、リフレッシュ要求信号FAYをそのまま使用するか もしくは遅延させて使用して応じて内部リフレッシュコ マンド信号REFを発生させる構成を説明したが、たと えば、リードあるいはライトサイクルに入ったときにま ず無条件に内部リフレッシュコマンド信号REFを活性 31

【0195】その際に、既にリフレッシュ要求信号FA Yによるリフレッシュ動作中であった場合には、コマン ドに応じて無条件に発生される内部リフレッシュコマン ド信号REFは無効になる。リードあるいはライトサイ クルにおいて無条件に発生される内部リフレッシュコマ ンド信号REFに従ってリフレッシュがされる場合に は、実施の形態1~実施の形態4で説明したような制御 を行なえばよい。

【0196】 [実施の形態5] システムLSIでは、図 1 に示したように大規模ロジックとDRAMコアとを組 10 合せてワンチップのLSIとするが、大規模ロジック部 LGは、ユーザの仕様に基づき様々な回路が組み込まれ ることが多い。このような場合に、大規模ロジックから DRAMコアに与えられるアドレス信号が、一時的に予 定していない変化をする場合がある。とのような、アド レス信号のノイズによる変化に対してDRAMコアは誤 動作しないことが望ましい。

【0197】図26は、実施の形態5において用いられ る行選択系回路/コマンド発生系回路600の構成を示 すブロック図である。

【0198】行選択系回路/コマンド発生系回路600 は、図6に示した行選択系回路/コマンド発生系回路1 6に代えて用いられる。図26を参照して、行選択系回 路/コマンド発生系回路600は、行選択系回路/コマ ンド発生系回路16の構成において、行選択制御回路4 1 に代えて行選択制御回路602を含む。

【0199】行選択制御回路602は、行選択制御回路 41の構成において、入力バッファ/ラッチ回路52、 ロウ系タイミング制御回路48に代えてそれぞれ入力バ ッファ/ラッチ回路604、ロウ系タイミング制御回路 30 606を含む点が行選択制御回路41と異なる。

【0200】入力パッファ/ラッチ回路604は、ロウ アドレス信号RA<11:0>を信号bufRWおよび ロウアドレスイネーブル信号RADEに応じて取込み口 ウアドレス信号RA_LAT1<11:0>としてセレ クタ56に与える一方で、制御信号Pを発生し口ウ系タ イミング制御回路606に与える。

【0201】他の構成は、図6に示した行選択系回路/ コマンド発生系回路16と同様であり説明は繰返さな

【0202】図27は、図26における入力バッファ/ ラッチ回路604の構成を示す回路図である。

【0203】図27を参照して、入力バッファ/ラッチ 回路604は、ロウアドレスRA<11:0>をラッチ して信号RA_LATO<11:0>を出力する入力バ ッファ&ラッチ回路612と、制御信号Pおよびロウア ドレスイネーブル信号RADEに応じて信号RA_LA T0<11:0>を取込み保持し、信号RA_LAT1 <11:0>を出力するラッチ回路614とを含む。信 号RA_LAT1<11:0>は、図26のセレクタ5 50 730と、ロウアドレスイネーブル信号RADEおよび

6に与えられる。

【0204】入力バッファ/ラッチ回路604は、さら に、信号RA_LATO<11:0>の変化を検出し検 出信号ATDを出力するATD発生回路616と、検出 信号ATDを遅延させて信号ATD_delayを出力 する遅延回路618と、信号ATD_delayに応じ て活性化し、信号RA_LATO<11:0>と信号R A_LAT1<11:0>とを比較する比較回路620 とを含む。比較回路620は、制御信号Qを出力する。 【0205】制御信号Qは、比較回路620が非活性化 状態にある場合はLレベルとなる。一方、比較回路62 Oが活性化され比較動作を行ない、信号RA_LATO <11:0>と信号RA_LAT1<11:0>とが一 致した場合には、制御信号QはLレベルのままであり、 不一致の場合は制御信号Qは一定時間パルス状にHレベ ルに活性化される。

【0206】入力バッファ/ラッチ回路604は、さら に、制御信号Qを遅延させ信号Q_delayを出力す る遅延回路622と、信号Q_delay、PREを第 1、第2の入力にそれぞれ受ける3入力のNOR回路6 26と、制御信号QおよびNOR回路626の出力を受 けるNOR回路624とを含む。NOR回路626の第 3の入力にはNOR回路624の出力が与えられる。

【0207】入力バッファ/ラッチ回路604は、さら に、NOR回路624の出力を受けて反転するインバー タ628と、インバータ628の出力および信号buf RWを受けて制御信号Pを出力するOR回路630とを 含む。

【0208】図28は、図27における入力バッファ& ラッチ回路612とラッチ回路614の構成例を示す回 路図である。

【0209】図28を参照して、入力バッファ&ラッチ 回路612は、ロウアドレス信号RA<11:0>を受 けて反転するインバータ712と、インバータ712の 出力を受けて反転し信号RA_LAT0<11:0>を 出力するインバータ714と、インバータ714の出力 を受けて反転しインバータ714の入力に帰還させるイ ンバータ716とを含む。

【0210】ラッチ回路614は、制御信号Pを受けて 反転するインパータ722と、制御信号Pおよびインバ ータ722の出力に応じて導通し、信号RA_LATO <11:0>を伝達するトランスミッションゲート72 4と、トランスミッションゲート724によって伝達さ れた信号RA_LAT0<11:0>を受けて反転する インバータ726と、インバータ726の出力を受けて 反転してインバータ726の入力に帰還させるインバー タ728とを含む。

【0211】ラッチ回路614は、さらに、ロウアドレ スイネーブル信号RADEを受けて反転するインバータ インバータ730の出力に応じて導通し、インバータ726の出力を伝達するトランスミッションゲート732 と、トランスミッションゲート732 によって伝達されたインバータ726の出力を受けて反転し信号RALLAT0<11:0>を出力するインバータ734と、インバータ734の出力を受けて反転してインバータ7340入力に帰還させるインバータ736とを含む。

33

【0212】図29は、図27におけるATD回路61と、立下り遅延回路665の出力6の構成例を示す回路図である。図29を参照して、A2の出力とを受けてセンスアンプTD回路616は、信号RA_LAT0<0>~RA_10LAT0<11>をそれぞれ受けて遅延させる遅延回路【0219】図31は、行選択系672~676と、信号RA_LAT0<0>~RA_回路600の動作を説明するためLAT0<11>および遅延回路672~676の出力【0220】図26、図31を参をそれぞれ受けるEXOR回路682~686と、EXいて、アドレスノイズADNがにOR回路682~686の出力を受けて検出信号ATD11:0>に現れる。続いて時刻をを出力するOR回路688とを含む。ド信号exREADが入力される

【0213】信号RA_LAT0<0>が一定時間変化しないときは、遅延回路672の出力は信号RA_LAT0<0>と等しいので、EXOR回路の出力はLレベルとなる。信号RA_LAT0<0>が変化すると、遅20延回路672の遅延時間分EXOR回路682に入力される信号は不一致となるので、EXOR回路682はその遅延時間分の幅を有するパルスを出力する。

【0214】他のアドレス信号ビットRA_LAT0<1>~RA_LAT0<11>に対しても同様に変化が検出され、OR回路688によっていずれかのアドレスビットが変化したときに検出信号ATDとしてパルスが出力される。

【0215】図30は、図26におけるロウ系タイミング制御回路606の構成を示す回路図である。

【0216】図30を参照して、ロウ系タイミング制御回路606は、信号ACTと信号PREとをそれぞれ一方の入力に受け、出力が互いに他方の入力に交差結合されるNAND回路642、644と、NAND回路642の出力を受けて反転し信号ACT_RASを出力するインバータ646と、NAND回路642の出力を受けて入力波形の立上りエッジを遅延させる立上り遅延回路648と、立上り遅延回路648の出力を受けて入力波形の立下りエッジを遅延させる立下り遅延回路650とを含む。立下り遅延回路650は、ロウアドレスイネー40ブル信号RADEを出力する。

【0217】ロウ系タイミング制御回路606は、さらに、NAND回路642の出力を受けて入力波形の立上りエッジを遅延させる立上り遅延回路652と、立上り遅延回路652の出力を受けて入力波形の立下りエッジを遅延させる立下り遅延回路654と、制御信号Pを受けて反転するインバータ656と、インバータ656の出力と立下り遅延回路654の出力とを受けてワード線駆動タイミング信号RXTを出力するAND回路658とを含む。

【0218】ロウ系タイミング制御回路606は、さらに、NAND回路642の出力を受けて入力波形の立上りエッジを遅延させる立上り遅延回路660と、立上り遅延回路660の出力を受けて入力波形の立下りエッジを遅延させる立下り遅延回路662と、制御信号Pを受けて反転するインバータ664と、インバータ664の出力波形の立下りを遅延させる立下り遅延回路665と、立下り遅延回路665の出力と立下り遅延回路662の出力とを受けてセンスアンブ活性化信号SOを出力するAND回路666とを含む。

【0219】図31は、行選択系回路/コマンド発生系回路600の動作を説明するための動作波形図である。【0220】図26、図31を参照して、時刻t1において、アドレスノイズADNがロウアドレス信号RA<11:0>に現れる。続いて時刻t2において、コマンド信号exREADが入力されると、図26のAND回路の出力の信号bufRWはLレベルに活性化される。すると、図27のOR回路の出力である制御信号PはLレベルに立下り、図28中のトランスミッションゲート724が閉じるので、ラッチ回路614はアドレスノイズADNをラッチする。

【0221】続いて、時刻 t3において、正規のアドレスデータAD1がロウアドレス信号RA<11:0>としてロジック部から与えられる。アドレスデータAD1は、アドレスラッチ612の出力まで伝達される。つまり、信号RA_LAT0<11:0>としてアドレスデータAD1が出力される。

【0222】信号RA_LAT0<11:0>の変化に 応じて信号ATDにワンショットバルスが現れる。一 30 方、ラッチ614の入力部のトランスミッションゲート 724は、制御信号PがLレベルであるため閉じてい る。したがって、信号RA_LAT1<11:0>とし ては、アドレスノイズADNが出力されている。

【0223】時刻t4において、信号ATDのパルスが 遅延されて信号ATD_delayにパルスが現れる と、図27の比較回路620によって信号RA_LAT 0<11:0>, RA_LAT1<11:0>が比較さ れる。信号RA_LAT0<11:0>はアドレスデー タAD1であり、一方信号RA_LAT1<11:0> はアドレスノイズADNであるので、比較の結果信号Q が活性化される。そして、信号Qの変化に応じて制御信 号Pが再びHレベルとなり、ラッチ614はデータを取 込む。つまり、信号RA_LAT1<11:0>もアドレスデータAD1に変化する。

【0224】時刻 t 5 において、信号Qの遅延信号Q_delayにバルスが現れると、再び制御信号PはLレベルとなり、ラッチ614のデータは確定する。また、制御信号Pの立下りに応じて図30のAND回路658によってワード線駆動タイミング信号RXTが活性化さい、また、立下り遅延回路665によって立上りが遅れ

てAND回路658の出力であるセンスアンブ活性化信号SOも時刻t6に活性化する。

35

【0225】時刻t4~t5の間、すなわち遅延回路622によって定まる時間は、制御信号PがHレベルとなる。とのHレベルを保持する期間は、正規の内部アドレスAD1から生成されるブロックデコード信号BS<7:0>、ブリデコード信号X<19:0>がサブブロック内で処理されるまで、ワード線駆動タイミング信号RXT、センスアンプ活性化信号SOの活性化のタイミングを遅らせるために用いられている。

【0226】時刻t7において、信号PREに応じてノーマル動作信号ACT_RAS、ワード線駆動タイミング信号RXT、センスアンプ活性化信号SOがLレベルに立下る。

【0227】以上説明したように、実施の形態5に示した構成とすれば、DRAMコア外部から与えられるリード/ライトコマンドの入力に応じて取込んだアドレスがノイズによるアドレス変化であり、正規のアドレスがその後に入力された場合には、アドレス変化を認識して正規のアドレスに応じてアクセスが行なわれる。

【0228】[実施の形態6]図32は、実施の形態6において用いられる入力バッファ/ラッチ回路700の構成を示す回路図である。

【0229】図32を参照して、入力バッファ/ラッチ回路700は、図27に示した入力バッファ/ラッチ回路604の構成に加えて、信号bufRWの波形の立下りを遅延させる立下り遅延回路702と、立下り遅延回路702の出力とOR回路630の出力とを受けるAND回路704の出力が制御信号Pとなる。他の構成は、入力バッファ/ラッチ回路604と同様であり、説明は繰返さない。

【0230】図33は、入力バッファ/ラッチ回路70 0の動作を簡単に説明するための動作波形図である。

【0231】図32、図33を参照して、時刻t1からアドレスアクセスサイクルが開始されるとする。時刻t2にコマンド信号に応じて信号bufRWが変化しアドレスがラッチされるが、後に正規のアドレスが入力された場合は正規のアドレスがラッチされるのは、図31で説明した通りである。

【0232】時刻 t3 において、立下り遅延回路 702 40 により信号 bufRWの立下りが遅延される。立下り遅延回路 702 の出力波形が、波形W702 として示される。この波形W702 が 102 が 1

【0233】つまり、時刻t3以降にアドレス変化を検出しても、所定のリードサイクル期間内にデータの読出を終了することができないので、時刻t3以降のアドレ 50

ス変化を無効にすることにより、動作の安定化を図っている。

[0234] 再び、図30、図32を参照して、まず、アドレス変化が検出されると、遅延回路618により定められた時間後に比較回路620による比較動作が行われる。続いて、遅延回路622により定められた時間後に制御信号Pが変化するので、ラッチ回路614の出力は確定される。

【0235】ただし、コマンド入力がされてから立下り 遅延回路702で規定される時間経過後にアドレス変化 がおこったときは、AND回路704のため制御信号Q は制御信号Pには影響を与えない。また、アドレス変化 が検出され比較結果に応じて、いったん制御信号PがH レベルとなっても、立下り制御回路702で規定される 時間経過がなされると、遅延回路622の遅延時間経過 を待たずして、制御信号はLレベルに立下りラッチ回路 614の保持アドレスが確定する。そして、その後、図 33の時刻 t 3以降にワード線の活性化等が行われる。 【0236】つまり、実施の形態5に示した構成に加え 20 て、リード/ライトコマンドが入力されてから所定の時 間経過後のアドレス変化を無効にし、動作の安定化を図 るという効果がある。この所定の時間は、図32の立下 り遅延回路702の遅延時間によって定められるが、製 品規格で定められたサイクル時間とメモリアレイのロウ アドレスアクセスのサイクル時間の実力値との差に応じ て立下り遅延回路702の遅延時間が設定される。

【0237】たとえば、図4で説明したように、低速SRAMの製品規格70nsに対してDRAMの動作が2サイクル可能である場合は、立下り遅延回路702の遅延時間は製品規格のリードサイクル時間 tRCの半分の値に設定される。

【0238】 [他の適用例] 上述の説明においては、混載DRAMについて説明している。しかしながら、本発明は、一般に、DRAMであれば適用が可能である。

【0239】今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図され

[0240]

【発明の効果】請求項1~3に記載の半導体記憶装置は、アクセスコマンドが入力され、通常動作が行なわれているときに、リフレッシュ要求信号が発生したときにはメモリアレイにおける通常動作の終了を待ってリフレッシュを行なう。したがって、リフレッシュの制御を意識せず簡単な制御信号を与えることで動作可能なDRAMコアを実現できる。

[0241]請求項4、5に記載の半導体記憶装置は、 請求項2に記載の半導体記憶装置の奏する効果に加え て、リフレッシュ要求信号が発生しメモリアレイでリフレッシュ動作が行なわれている場合に、アクセスコマンドが入力されてきたときにはリフレッシュ動作の終了を待って通常の読出、書込等のアクセスを行なう。したがって、リフレッシュの制御を意識せず簡単な制御信号を与えることで動作可能なDRAMコアを実現できる。

37

【0242】請求項6、7に記載の半導体記憶装置は、 請求項2に記載の半導体記憶装置の奏する効果に加え て、アクセスコマンドは、常にリフレッシュサイクル以 上遅延されて実行される。したがって、リフレッシュ要 10 求とアクセスコマンドが競合した場合でも、次のサイク ルにおいて確実にリフレッシュ動作をすることができ ス

【0243】請求項8に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置の奏する効果に加えて、コマンド入力がされてからメモリアレイよりデータが出力されるまでの時間が変化する場合でも、データを保持し、出力制御信号でデータ出力のタイミングを調整するので、DRAMコアから外部に出力されるデータのアドレスアクセス時間を一定に保つことができる。

【0244】請求項9に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置の奏する効果に加えて、アクセスコマンドに対応する行アドレスとリフレッシュに対応する行アドレスとを適切なタイミングでメモリアレイに伝達することができる。

【0245】請求項10に記載の半導体記憶装置は、請求項9に記載の半導体記憶装置の奏する効果に加えて、メモリアレイに複数のバンクが含まれている場合には、実効的な処理速度を上げることができる。

【0246】請求項11、12に記載の半導体記憶装置 30 は、請求項2に記載の半導体記憶装置の奏する効果に加 えて、同期型半導体記憶装置をDRAMコアとして内蔵 することができる。

【0247】請求項13、14に記載の半導体記憶装置は、アドレス信号に予期せぬ短時間のノイズが現れた場合にも、誤ったアドレスからデータを読出す誤動作を防ぐことができる。

【0248】請求項15に記載の半導体記憶装置は、請求項14に記載の半導体記憶装置の奏する効果に加えて、ノイズを一旦取込んでも、その後正しいアドレスを 40 再度取込むので正常な動作に復帰させることができる。 【0249】請求項16、17に記載の半導体記憶装置

【0249】請求項16、17に記載の半導体記憶装置は、請求項13に記載の半導体記憶装置の奏する効果に加えて、リードサイクル期間にデータを読出すことができない場合はそれまでに保持していたアドレスに基づきメモリに対するアクセスを行なうので、動作の安定化を図ることができる。

【図面の簡単な説明】

【図1】 本発明のDRAM内蔵システムLSIの構成を概略的に示す図である。

【図2】 図1におけるDRAMコアMCRの構成を示した概略ブロック図である。

【図3】 図2におけるメモリアレイMBの構成を概略的に示した図である。

【図4】 図3におけるサブメモリアレイSMAとその 周辺に配置されるサブワードドライバSWDおよびセン スアンプSAとの接続関係を概略的に示した図である。

【図5】 図4におけるメモリセルMCの構成例を示した回路図である。

【図6】 図2 における行選択系回路/コマンド発生系 回路16の構成を示すブロック図である。

【図7】 図6に示したコマンド入力バッファ/ラッチ 回路44の構成を示す回路図である。

【図8】 図7に示したパルス発生回路78の構成を示す回路図である。

【図9】 図8に示したパルス発生回路78の動作を説明するための動作波形図である。

【図10】 図6におけるリフレッシュコントロール回路50の構成を示す回路図である。

20 【図11】 図6における入力バッファ/ラッチ回路52の構成を示す回路図である。

【図12】 実施の形態1におけるロウ系回路の動作を 説明するための読出時における第1の動作波形図であ る。

【図13】 ロウ系回路の動作を説明するための読出時の第2の動作波形図である。

【図14】 書込時におけるロウ系信号を説明するための第1の動作波形図である。

【図15】

書込時におけるロウ系回路の動作を説明するための第2の動作波形図である。

【図16】 実施の形態2において行選択系回路/コマンド発生系回路16に代えて用いられる行選択系回路/コマンド発生系回路216の構成を示すブロック図である。

【図17】 図16のリフレッシュコントロール回路250の構成を示す回路図である。

【図18】 図16における1サイクル遅延回路254の構成を示す回路図である。

【図19】 実施の形態2におけるロウ系信号の説明を するための動作波形図である。

【図20】 実施の形態2におけるロウ系信号の説明をするための第2の動作波形図である。

【図21】 実施の形態3において用いられるDRAMコアMCRaの構成を示したブロック図である。

【図22】 図21における行選択系回路/コマンド発 生系回路316の構成を示したブロック図である。

【図23】 2バンク構成にした場合の行選択系回路/コマンド発生系回路の他の例を示したブロック図である。

50 【図24】 実施の形態4において用いられる同期型イ

ンターフェイスを説明するための回路図である。

【図25】 実施の形態4において外部ロウアドレスを クロック信号に同期して入力するための入力バッファ/ ラッチ回路552の構成を示すブロック図である。

39

【図26】 実施の形態5 において用いられる行選択系回路/コマンド発生系回路600の構成を示すブロック図である。

【図27】 図26における入力バッファ/ラッチ回路604の構成を示す回路図である。

【図28】 図27における入力バッファ&ラッチ回路 10 612とラッチ回路614の構成例を示す回路図である。

【図29】 図27におけるATD回路616の構成例 を示す回路図である。

【図30】 図26におけるロウ系タイミング制御回路 606の構成を示す回路図である。

【図31】 行選択系回路/コマンド発生系回路600 の動作を説明するための動作波形図である。

【図32】 実施の形態6において用いられる入力バッファ/ラッチ回路700の構成を示す回路図である。

【図33】 入力バッファ/ラッチ回路700の動作を 簡単に説明するための動作波形図である。

【図34】 従来のシステムLSIに内蔵されるDRA Mの回路ブロックの構成を概略的に示す図である。 >>


* 【符号の説明】

MB

14 列選択系回路、16,216,316 行選択系 回路/コマンド発生系回路、20 データ入出力制御回 路、40、240、340 コマンド発生回路、41, 241、341 行選択制御回路、42 AND回路、 44, 244, 344 コマンド入力バッファ/ラッチ 回路、46,346,446 内部コマンド発生回路、 48.348 ロウ系タイミング制御回路、50,35 0 リフレッシュコントロール回路、52,252 入 カバッファ/ラッチ回路、54リフレッシュカウンタ、 56 セレクタ、58,358 ロウ系リフレッシュタ イミング制御回路、60 ブロックデコード回路、62 ロウプリデコード回路、74,84,124,26 4, 552, 602, 604, 632, 634 ラッチ 回路、76,86,90,126,266 OR回路、 78,88,128,268 パルス発生回路、112 遅延回路、250 リフレッシュコントロール回路、 254 1サイクル遅延回路、MAO~MAm メモリ アレイ、MB, MBa メモリアレイ、MC メモリセ 20 ル、MCR, MCRa DRAMコア、MWD メイン ワードドライバ、PHK セルフリフレッシュタイマブ ロック、RD ロウデコーダ、SBO~SBm+1 セ ンスアンプ帯、SMA サブメモリアレイ、SML サ ブワード線。

【図3】

【図1】




y SWL – SWL NAD . CMI SMA SMA SMA SA SA **SMA** SMA SMA SA ŞA SA SA SMA SMA SMA SA

TIME

【図9】

OUT

t1 t2




bufRW


ACT_RAS -

RÁDE


【図6】




【図8】




[図13]




【図12】




【図17】




【図14】



【図15】




【図16】





【図18】

254 ACT > 278 運延節 → ACTD


【図25】









【図22】




【図23】




【図28】





【図26】




[図27]











【図32】



【図34】



フロントページの続き

Fターム(参考) 58024 AA03 AA11 AA15 BA13 BA18 BA20 BA21 BA23 BA29 CA07 CA16 CA27 DA01 DA03 DA05 DA08 DA10 DA18